首页
›
答案
›
题库
›
慕课
›
未分类
在Verilog语言中关于case语句正确的是?
在Verilog语言中关于case语句正确的是?
A.两分支语句
B.顺序语句
C.放在always块内
D.一个case语句里可以有多个default项
正确答案:顺序语句;放在always块内
标签:
电子技术应用实验2数字电路综合实验
语句
顺序
上一条:
要将用语言描述的电路下载到开发板,必须用到的文件有?
下一条:
对于异步清零的计数器,清零信号是否应该列入always块的敏感信号中?