首页 › 答案 › 题库 › 超星尔雅学习通未分类

时序逻辑电路一共有3个状态，那么需要使用（）个触发器来进行设计。

时序逻辑电路一共有3个状态，那么需要使用（）个触发器来进行设计。
A.1
B.2
C.4
D.8
正确答案：B

标签：触发器时序电路

上一条：4级触发器组成的十进制计数器，其无效状态数为（）个

下一条：什么是时序逻辑电路的等价状态？