首页 › 答案 › 题库 › 知到智慧树 › 未分类

数字秒表的设计，本质上就是一个多个计数器级联而成的计数器的设计，只不过最低位计数器的输入时钟信号需要根据最小计时单位确定其基准频率。

数字秒表的设计，本质上就是一个多个计数器级联而成的计数器的设计，只不过最低位计数器的输入时钟信号需要根据最小计时单位确定其基准频率。
A.正确
B.错误
正确答案：正确

标签：EDA技术计数器秒表

上一条：通用EDA实验开发系统，我们可看成多种单一EDA实验开发板经过优化叠加而成的EDA实验开发系统，因此其使用一般更加灵活，并且使用时需要设置一个确定的控制信号。

下一条：在微控制器/微处理器中，有一个称为计数器/定时器的基本功能组件。为什么同一个功能组件，即可以是计数器，又可以是定时器呢？这是因为定时器本质上就是个计数器，只不过定时结果是对应定时计数器的结果乘以计数器的时钟周期。