首页 › 答案 › 题库 › 知到智慧树 › 未分类

在SystemVerilog过程块中可以对模块进行实例化声明。

在SystemVerilog过程块中可以对模块进行实例化声明。
A.正确
B.错误
正确答案：错误

标签：计算机组成原理实例模块

上一条：阻塞赋值主要用于实现组合逻辑电路，非阻塞赋值主要用于实现时序逻辑电路。

下一条：系统任务$monitor在每次执行的时刻打印相应信息。