首页
›
答案
›
题库
›
远程教育
›
其它
下列关于VHDL中信号说法不正确的是()
下列关于VHDL中信号说法不正确的是()
A.信号赋值可以有延迟时间,
B.信号除当前值外还有许多相关值,如历史信息等,变量只有当前值
C.信号可以是多个进程的全局信号
D.号值输入信号时采用代入符“:=”,而不是赋值符”<=”,同时信号可以附加延时。
正确答案:D
标签:
信号
赋值
全局
上一条:
一个能为VHDL综合器接受,并能作为一个独立的设计单元的完整的VHDL程序称为()
下一条:
QuartusⅡ的设计文件不能直接保存在