首页 › 答案 › 题库 › 博览群书

下面哪一个可以用作VHDL中的合法的实体名（）。

下面哪一个可以用作VHDL中的合法的实体名（）。
OR
OUT1
VARIABLE
SIGNAL
正确答案：OUT1

标签：实体

上一条：下列那个流程是正确的基于EDA软件的FPGA/CPLD设计流程（）。

下一条：下面对利用原理图输入设计方法进行数字电路系统设计，哪一种说法是正确的（）。