首页 › 答案 › 题库 › 远程教育 › 国家开放大学

组合逻辑电路中的险象是由于（）引起的。

组合逻辑电路中的险象是由于（）引起的。
电路有多个输出
电路中的时延
逻辑门类型不同
电路未达到最简
正确答案：电路中的时延
标签：电路 险象 逻辑
上一条：在逻辑电路中三极管即可工作在放大，饱和、截止状态。
下一条：十进制有限位纯小数化成二进制数（）。