首页 › 答案 › 标签 › 数字逻辑电路

数字逻辑电路

101普通TTL与非门的输出端允许直接相连，实现（）。
102用示波器测交流信号的幅度时，测的是什么？它与用万用表测的交流有效值之间的关系是什么？
103方波的占空比为（）。
104平均功率
105在TTL与非门某输入端接10K电阻时相当于输入逻辑1还是逻辑0？如果接100欧姆时相当于输入逻辑1还是逻辑0？
106受控源
107用TTL与非门组成反相器时，其多余输入端应如何处理？用TTL或非门组成反相器时，其多余输入端应如何处理？
108因为（）是一组四位二进制数，所以BCD码能表示十六进制以内的任何一个数码。
109下图电路中，两片74LS160构成了（）
110实体（ENTITY）描述一个设计单元的
111结构体（ARCHITECTURE）用于描述设计单元的
112如何通过示波器观察法确定触发器是上升沿触发还是下降沿触发？
113逻辑电路如图所示，当A=0，B=1时，脉冲来到后，触发器（）
114-17的8位二进制补码是（）
115若J=K′，则完成（）触发器的逻辑功能
116用四选一数据选择器实现函数Y=
117VIL表示什么含义
118在VHDL程序中，以下4个部分，可以有顺序执行语句。
119触发器异步输入端为低电平有效时，如果异步输入端RD’=1，SD’=0，则触发器直接置成（）状态。
120图中为TTL门电路，其输出为（）状态
121把每三位二进制数分为一组，用等值的八进制数表示。8：一位十六进制数可以用（）位二进制数来表示。
122四选一数据选择器的数据输出Y与数据输入Di和地址码Ai之间的逻辑表达式为Y=（）
123+17的8位二进制原码是（）
124一个同步时序逻辑电路可用（）三组函数表达式描述
125逻辑函数Y＝（A’＋D）（AC＋BC’）’＋ABD’的Y’是（）
1263线―8线译码器74HC138，当片选信号S1S2′S3′为（）时，芯片被选通
127对于JK触发器，输入J＝0，K＝1，CLK脉冲作用后，触发器的次态应为（）。
128TTL同或门和CMOS同或门比较，它们的逻辑功能一样吗？
129（1010111）2的等值八进制数是（）
130它们的逻辑关系是
131JK触发器的特性为：J=1，K=1时，Q状态为翻转，即Q=Q’2：已知Y=A+AB′+A′B，下列结果中正确的是（）
132下图电路中，A3A2A1A0=0110，B3B2B1B0=0011，CI的初始值为0，经过4个CLK信号作用后，A3A2A1A0的数据为（）
133时序逻辑电路中一定包含
134由集电极开路门构成的逻辑电路如图所示，则它所完成的逻辑功能是F＝
135逻辑数F=AB+BC，当变量的取值为（）时，将出现冒险现象。
136在何种情况下，或非运算的结果是逻辑0。
137引起组合逻辑电路中竟争与冒险的原因是
138利用公式A+AB′=A和A+A′B=A+B进行化简3：（1001111）2的等值十进制数是（）
139逻辑函数Y（A，B，C，D）=∑m（1，2，4，9，10，11，12）的最简与或式为（）
140下列哪种电路没有稳态
14115，14，10，9，8，4，3，2（），，，（1DCBAF，DACCBADCBAABCCBAFFFFFF2，它们的逻辑关系是
142在下列逻辑电路中，不是组合逻辑电路的是
143在CP作用下，欲使T触发器具有Qn+1=（）nQ的功能，其T端应接
144把二进制数转换为等值的十进制数，只需将二进制数按多项式展开，然后把所有各项的数值按十进制数相加。4：图中为CMOS门电路，其输出为（）状态
145利用定时器555可以设计实现（）
146时序逻辑电路中一定是含
147以下何种电路具有记忆能力（）
14874LS138是3线-8线译码器，译码输出为低电平有效，若输入A2A1A0=100时，输出
149时序逻辑电路一般可以分两类，即（）
150施密特触发器常用于对脉冲波形的
151某计数器由四个触发器组成，触发器时钟脉冲CP及输出端3Q、2Q、1Q、0Q的波形如图所示，高位到低位依次是3Q到0Q，则该计数器是（）计数器。
152下列触发器中没有约束条件的是
153时序逻辑电路通常由门电路和（）组成
154Y0Y输出线的状态是
155如果一个半导体储存器中有m位地址线，则应有（）个储存单元，若输出位数为n位，则其存储容量为（）位
156时序逻辑电路设计的任务是（）
157输入100Hz脉冲信号，要获得10HZ的输出脉冲信号需要用多少进制计数器实现（）
158计数器是（）
159TTL门电路是采用以下什么设计的门电路（）
16074138是（）
161常用的一种3-8线译码器是（）
162TTL门电路的工作电源一般是（）
163组合逻辑电路不含有（）
164共阳型七段数码管各段点亮需要（）
165逻辑电路的分析任务是（）
1668421BCD码110011001表示十进制为（）
167n个变量，有多少个最小项（）
168cbcbFFF1与cbbcFFF2两函数的关系为（）
169二进制数11011转换为十进制数为（）
170在下列一组数中，与2）111001（相等的数是（）
171十进制数85转换为二进制数为（）
172如要将一个最大幅度为999V的模拟信号转换为数字信号，要求ADC的分辨率小于10mV，最少应选用
173集成D/A转换器不可以用来构成
174异或逻辑与以下哪种逻辑是非的关系（）
175如要将一个最大幅度为51V的模拟信号转换为数字信号，要求输入每变化20mV，输出信号的最低位（LSB）发生变化，应选用位ADC。
176下列数码均代表十进制数6，其中按余3码编码的是（）
177由门电路组成的全加器是（）
178若停电数分钟后恢复供电，（）中的信息能够保持不变。
179电可擦除的PROM器件是
180双积分A/D转换器转换时间大约在（）的范围内。
181利用三极管的截止状态和什么状态实现开关电路的断开和接通（）
182每经十个CP脉冲状态循环一次的计数电路，知其有效状态中的最大数为1100，则欠妥的描述是
183电路结构上看，时序电路必须含有
184系列EPROM存储的数据是（）可擦除的。
185值，不会改变555构成的多谐振荡器电路的振荡频率。
186下面描述同一逻辑电路内、外输入输出逻辑关系的方程中，表明该电路为时序逻辑电路。
187ROM可以用来存储程序、表格和大量固定数据，但它不可以用来实现
188欲把36kHz的脉冲信号变为1Hz的脉冲信号，若采用十进制集成计数器，则各级的分频系数为
189取样-保持器按一定取样周期把时域上（）信号变为时域上C信号。
190时序电路的逻辑功能不能单由
191逐次渐近型A/D转换器转换时间大约在（）的范围内。
192若双积分A/D转换器第一次积分时间T1取20ms的整倍数，它便具有（）的优点。
193用1M×4的DRAM芯片通过（）扩展可以获得4M×8的存储器。
194采用浮栅技术的EPROM中存储的数据是（）可擦除的。
195联大学堂《数字逻辑电路（郑州工业应用技术学院）》题库及答案
‹12›