首页
›
答案
›
标签
›
计算机组成原理
计算机组成原理
801
地址码表示()。
802
操作数直接出现在地址码位置的寻址方式称为()寻址。
803
寄存器寻址方式中,指令的地址码部分给出(),而操作数在()。
804
寄存器间接寻址方式指令中,给出的是()所在的寄存器号。
805
直接寻址方式指令中,直接给出(),只需访问内存一次就可获得操作数。
806
计算机对信息进行处理是通过执行()来实现的。
807
变址寻址方式中操作数的地址由()与()的和产生。
808
执行指令时,指令在内存中的地址存放在指令寄存器中。()
809
没有设置乘、除法指令的计算机系统,就不能实现乘、除法运算。()
810
计算机指令是指挥CPU进行操作的命令,指令通常由操作码和操作数地址码组成。()
811
浮点运算指令对用于科学计算的计算机是很必要的,可以提高机器的运算速度。()
812
不设置浮点运算指令的计算机,就不能用于科学计算。()
813
兼容机之间的指令系统是相同的,但硬件的实现方法可以不同。()
814
一个系列中的不同型号计算机,保持软件向上兼容的特点。()
815
在计算机的指令系统中,真正必须的指令数是不多的,其余的指令都是为了提高机器速度和便于编程而引入的。()
816
扩展操作码是一种优化技术,它使操作码的长度随地址码的减少而增加,不同地址的指令可以具有不同长度的操作码。()
817
RISC的主要设计目标是减少指令数,降低软、硬件开销。()
818
RISC没有乘、除指令和浮点运算指令。()
819
双操作数指令中,操作数的物理位置可安排在两个主存单元。()
820
指令执行后的结果,不仅仅包括显示的结果,还包括对标志位可能产生的影响。()
821
所有的寄存器都可以作为寄存器间接寻址的寄存器。()
822
计算机中采用补码运算的目的是为了()。
823
关于海明校验码的说法中,正确的是()。
824
以下几种存储器中,存取速度最快的是()。
825
关于DRAM刷新的说法中,错误的是()。
826
当访问Cache系统失效时通常不仅主存向CPU传送信息,同时还需要将信息写入Cache,在此过程中传送和写入的信息数据宽度各为()。
827
关于Cache的说法中,正确的是()。
828
存储中,信息按对齐方式存储(整数边界方式存储)的含义是()。
829
虚拟存储器中关于页表、快表和慢表叙述中正确的是()。
830
系统中,主存容量是Cache容量的1024倍,Cache被分为8个块,当主存地址和Cache地址采用直接映像方式时,地址映射表的大小应为()。(假设不考虑一致维护位。)
831
若[x]补=1,x1x2x3x4x5x6,其中xi取0或1,若要x〉-32,应当满足()
832
某计算机使用四体交叉编址存储器,假定在存储器总线上出现的主存地址(十进制)序列为8005,8006,8007,8008,8001,8002,8003,8004,8000,则可能发生访问冲突的地址对是()。
833
处理外部中断时,应该由操作系统保存的是()。
834
在采用中断I/0方式控制打印输出的情况
835
在无转发机制的五段基本流水线(取指、译码/读寄存器、运算、访存、写回寄存器)中,下列指令序列存在数据冒险的指令对是()I1:addRI,R2R3;(R2)+(R3)→R1I2:addR5R2R4;(R2+(R4)→R513:addR4,R5,R3;(R5)+(R3)→R414:addR5,R2R6;(R2)+(R6)→R5
836
下列关于总线设计的叙述中,错误的是()
837
单周期处理器中所有指令的指令周期为一个时钟周期。下列关于单周期处理器的叙述中,错误的是()
838
某计算机字长为32位,按字节编址,采用小端(LittleEndian)方式存放数据。假定有一个double型变量,其机器数表示为1122334455667788H,存放在00008040H开始的连续存储单元中,则存储单元00008046H中存放的是()
839
系统将数据从磁盘读到内存的过程包括以下操作:①DMA控制器发出中断请求②初始化DMA控制器并启动磁盘③从磁盘传输块数据到内存缓冲区④执行DMA结束中断服务程序正确的执行顺序是()
840
假定计算机MI和M2具有相同的指令集体系结构(ISA),主频分别为15GHz和12GHz。在MI和M2上运行某基准程序P,平均CPI分别为2和1,则程序P在MI和M2上运行时间的比值是()。
841
某计算机主存按字节编址,由4个64MX8位的DRAM芯片采用交叉编址方式构成,并与宽度为32位的存储器总线相连,主存每次最多读写32位数据。若double型交量x的主存地址为804001A
842
某C语言程序段如下:for(i=0;i〈=9;i++){temp=1:for(j=0;j〈=i;j++)temp*=a[j];sum+=temp;}下列关于数组a的访问局部性的描述中,正确的是()
843
下列寻址方式中,最适合按下标顺序访问一维数组元素的是()
844
某计算机按字节编址。指令字长固定且只有两种指令格式,其中三地址指令29条,二地场指令107条,每个地址字段为6位,则指令字长至少应该是()
845
下列关于超标量流水线特性的叙述中,正确的是()Ⅰ能缩短流水线功能段的处理时间I
846
下列关于主存储器(MM)和控制存储器(CS)的叙述中,错误的是()
847
下列关于指令流水线数据通路的叙述中,错误的是()
848
下列关于多总线结构的叙述中,错误的是()
849
I/O指令实现的数据传送通常发生在()
850
下到关于多重中断系统的叙述中,错误的是()
851
程序P在机器M上的执行时间是20秒,编译优化后,P执行的指令数减少到原来的70%,而CPI增加到原来的12倍,则P在M上的执行时间是()
852
若x=103,y=-25,则下列表达式采用8位定点补码运算实现时,会发生溢出的是()
853
float型数据常用IEEE754单精度浮点格式表示。假设两个float型变量x和y分别存放在32位寄存器f1和f2中,若(f1)=CC900000H,(f2)=B0C00000H,则x和y之间的关系为()
854
某容量为256MB的存储器由若干4M×8位的DRAM芯片构成,该DRAM芯片的地址引脚和数据引脚总数是()
855
采用指令Cache与数据Cache分离的主要目的是()
856
某计算机有16个通用寄存器,采用32位定长指令字,操作码字段(含寻址方式位)为8位,Store指令的源操作数和目的操作数分别采用寄存器直接寻址和基址寻址方式。若基址寄存器可使用任一通用寄存器,且偏移量用补码表示,则Store指令中偏移量的取值范围是()
857
某计算机采用微程序控制器,共有32条指令,公共的取指令微程序包含2条微指令,各指令对应的微程序平均由4条微指令组成,采用断定法(下地址字段法)确定下条微指令地址,则微指令中下地址字段的位数至少是()
858
某同步总线采用数据线和地址线复用方式,其中地址/数据线有32根,总线时钟频率为66MHz,每个时钟周期传送两次数据(上升沿和下降沿各传送一次数据),该总线的最大数据传输率(总线带宽)是()
859
计算机硬件能够直接执行的是()。Ⅰ机器语言程序Ⅱ汇编语言程序Ⅲ硬件描述语言程序
860
由3个1和5个0组成的8位二进制补码,能表示的最小整数是()。
861
下列有关浮点数加减运算的叙述中,正确的是()。Ⅰ对阶操作不会引起阶码上溢或下溢Ⅱ右规和尾数舍入都可能引起阶码上溢Ⅲ左规时可能引起阶码下溢Ⅳ尾数溢出时结果不一定溢出
862
假定主存地址为32位,按字节编址,主存和Cache之间采用直接映射方式,主存块大小为4个字,每字32位,采用回写(WriteBack)方式,则能存放4K字数据的Cache的总容量的位数至少是()。
863
假定编评器将赋值语句"x=x+3;专换为指令"addxaddr,3",其中,xaddr是x对应的存储单元地址。若执行该指令的计算机采用页式虚拟存储理方式,并配有相应的TL
864
下列存储器中,在工作明间需要期性刷新的是()。
865
某计算机使用4体交叉编址存储器,假定在存储器总线上出现的主存地址(十进制序列为8005、8006、8007、8008、8001、8002、8003、8004、8000,则可能发生访存冲突的地址对是()。
866
下列有关总线定时的叙述中,错误的是()。
867
若磁盘转速为7200转/分,平均寻道时间为8ms,每个磁道包含1000个扇区,则访问一个扇区的平均存取时间大约是()。
868
将高级语言程序转换为机器级目标代码文件的程序是()。
869
有如下C语言程序段:shortsi=-32767;umsignedshortusi=si;执行上述两条语后,usi的值为()
870
有如下C语言程序段:for(k=0;k〈1000k++)a[k]=a[k]+32若数组a及变量k均为int型,int型数据占4B,数据Cache采用直接映射方式、数据区大小为1KB、块大小为16B,该程序段执行前Cache为空,则该程序段执行过程中访问数组a的Cache缺失率约为()
871
某存储器容量为64KB,按字节编址,地址4000H—5FFFH为ROM区,其余为RAM区若采用8K*4位的SRAM芯片进行设计,则需要该芯片的数量是()
872
某计算机主存空间为4GB,字长为32位,按字节编址,采用32位定长指令字格式。若指令按字边界对齐存放,则程序计数器(PC)和指令寄存器(IR)的位数至少分别是()
873
内部异常(内中断)可分为故障(fault)、陷阱(trap)和终止(abort)三类。下列有关内部异常的叙述中,错误的是()。
874
下列关于冯诺依曼结构计算机基本思想的叙述中,错误的是()
875
考虑以下C语言代码:unsignedshortusi=65535;shortsi=usi;执行上述程序段后,si的值是()
876
下列关于缺页处理的叙述中,错误的是()
877
某计算机采用大端方式,按字节编址。某指令中操作数的机器数为1234FF00H,该操作数采用基址寻址方式,形式地址(用补码表示)为FF12H,基址寄存器内容为F0000000H,则该操作数的LSB(最低有效字节)所在的地址是()
878
下列有关处理器时钟脉冲信号的叙述中,错误的是()
879
在采用取指、译码/取数、执行、访存、写回5段流水线的处理器中,执行如下指令序列,其中s0、s1、s2、s3和t2表示寄存器编号。I1:adds2,s1,s0//R[s2]←R[s1]+R[s0]I2:loads3,0(t2)//R[3]←M[R[t2]+0]I3:adds2,s2,s3//R[2J←R[s2」+R[s3]I4:stores2,0(t2)//M[R[t2]+0]←R[s2]下列指令对中,不存在数据冒险的是()
880
下列关于DMA方式的叙述中,正确的是()
881
某设备以中断方式与CPU进行数据交换,CPU主频为1GHz设备接口中的数据缓冲寄存器为32位,设备的数据传输率为50kB/s。若每次中断开销(包括中断响应和中断处理)为1000个时钟周期,则CPU用于该设备输入/输出的时间占整个CPU时间的百分比最多是()
882
下列关于磁盘存储器的叙述中,错误的是()
883
假定一台计算机采用3通道存储器总线,配套的内存条型号为DDR3-1333,即内存条所接插的存储器总线的工作频率为1333MHz总线宽度为64位,则存储器总线的总带宽大约是()。
884
CPU的CPI与下列()因素无关。
885
下列关于兼容的叙述,正确的是()。
886
下列选项中,能缩短程序执行时间的措施是()。Ⅰ提高CPU时钟频率Ⅱ优化数据通路结构Ⅲ对程序进行编译优化
887
下面有关控制相关的描述中,错误的是()。
888
下列关于超标量流水线的描述中,不正确的是()。
889
若某数采用IEEE754单精度浮点数格式表示为45100000H,则其值为什么。
890
用于表示浮点数的阶码的编码通常是什么。
891
若浮点数尾数用补码表示,则下列数中为规格化尾数形式的是什么。
892
通常浮点数被表示成N=S×r^j的形式,其中哪个选项是正确。
893
下列关于补码和移码关系的叙述中,什么是不正确的。
894
在计算机中,小数点保存在什么位置。
895
+18的IEEE754的32位存放形式哪个选项正确?
896
表示定点数时,若要求数值0在计算机中惟一地表示为全0,应使用反码表示。
897
浮点数的正负由阶码的正负符号决定。
898
浮点数的取值范围由阶码的位数决定,而浮点数的精度由尾数的位数决定。
899
在采用DMA方式高速传送数据时,数据传送是什么。
900
下述I/O控制方式中,主要由程序实现的是()。
‹
1
…
8
9
10
›