首页 › 答案 › 标签 › 译码器

译码器

201某应用系统具有8个电子开关，要读入这8个开关的状态，可以使用（）作为开关的接口。
202为了解决高速主机和低速外设在速度方面的矛盾，I/O接口电路中一般都设置有（）。
203译码器通常是一个（）的组合逻辑电路。
204输入数字系统的信息必须转换成某种二进制代码，此时就需要（）来实现。
205用（）辅以数据选择器，可以构成各种序列信号发生器。
2067485是一个（）。
207（）是算术运算的基本单元。
208二进制译码器的每一个输出信号就是输入变量的一个最小项。（）
209以下哪个电路不是时序逻辑电路（）。
210下列电路中，是时序电路的是（）。
211欲使一路数据分配到多路装置应选用（）
212对8421BCD码进行译码应选用（）
213如果实现5-32的译码器电路，需要()个74138（3-8译码器）来实现：
214一片四位二进制译码器，它的输出函数有（）
215ROM电路由地址译码器和存储体构成，若译码器有十个地址输入线，则最多可有（）个字。
216CPU组成中不包括（）。
217下列电路中，不属于组合逻辑电路的是（）。
218译码器是个时序逻辑电路。（）
2193/8线译码器的输入信号是十六进制代码。（）
220七段显示译码器是指（）的电路。
221用74LS138译码器实现多输出逻辑函数，需要增加若干个（）。
222时序逻辑电路中一定是含（）。
223MCS—51的控制器由（）等组成。
224在数字电路中，常用的组合电路有（）等。
225能驱动七段数码管显示的译码器是（）。
226某寄存器中的值有时是地址，因此只有计算机的（）才能识别它。
227ROM的每个与项(地址译码器的输出)都一定是最小项
228时序逻辑电路的一般结构由组合电路与
2294线-16线译码器有（）输出信号。
230对于四位二进制译码器，其相应的输出端共有
231欲将容量为128×8的RAM扩展为1024×8，则需要控制各片选端的辅助译码器的输出端数为
232译码器只能用作译码，不能用在其他地方。（）
233139译码器有3个输入端9个输出端。（）
234时序逻辑电路的一般结构由组合电路与（）组成
235地址译码器的输出一般可为接口的片选信号。
236在现行PC机中，常用存储器地址线中的低10位作输入/输出口地址线。设某接口芯片内部有16个端口，该接口芯片的片选信号由地址译码器产生，则地址译码器的输入地址线一般应为（）
237欲使地址译码器的输出信号有效，其中的控制信号AEN和IOR#必须分别取值为（）
238如用译码器74LS138的输出信号与8086CPU的/WR信号组合后成为8255A的片选控制信号，应选用下列哪中逻辑电路（）
239在MCS-51中，为实现P0口线的数据和低位地址复用，应使用（）
240在数字电路中，常常需要把运算结果用十进制数显示出来，这就要用（）。
241下列三个逻辑电路框图中，（）是译码器。
242RAM是由存储矩阵、地址（）和读/写控制电路三部分组成的。
243RAM是由存储矩阵和地址译码器两部分组成的。（）
2443-8译码电路是（）译码器
245用原码输出的译码器实现多输出逻辑函数，需要增加若干个（）。
246译码器哪个输出信号有效取决于译码器的地址输入信号。（）
247编码器、译码器为（）。
248可作简单输入接口的电路是（）
249控制器中指令部件包括指令计数器、指令寄存器、指令译码器。
250查询输入／输出方式下，外设状态线要经过（）与微机相连。（）C锁存器译码器缓冲器放大器
251编码器只有一路输入信号有效，输出信号为代表该路信号的编码，译码器的输出代表了输入端的编码信息。
252控制器主要由以下（）组成。
253用数字通信方式也可以传输模拟信号，但需要编码译码器。
254用数字通信方式也可以传输模拟信号，不需要编码译码器。
255（）不属于寄存器。
256能够将8086CPU分时复用引脚进行分开的电子器件是（）。
257扩展8086存储器时，需要对A19~A16进行全译码，如果采用3：8译码器级联产生译码信号，至少需要；片。
258级联译码器可以扩展译码信号数量，2片3：8译码器级联，最多可以产生；位译码信号。
259现代计算机的主存都由半导体集成电路构成。主存是由（）、（）、（）、（）和（）。
260下列不属于CPU的组成部件的是（）。
261数码管静态显示可以采用（）驱动。
262能够设计一般组合逻辑电路的电路包括（）。
263编码器译码器电路中，（）电路的输出为二进制代码。
264二进制译码器指的是（）。
265以下不属于时序电路的是（）。
266欲将容量为256×1的RAM扩展为1024×8，则需要控制各片选端的辅助译码器的输入端数为（）个。
267具有对半导体存储器的存储单元进行选择作用的是存储器的（）。
268译码器、数据选择器都可以用来实现逻辑函数。
269下列逻辑电路中,不属于时序逻辑电路的是（）
270输入是3位数的二进制译码器输出8种状态。
271译码器的应用主要有地址分配、数据分配以及实现组合逻辑函数；右图所示译码器电路，其实现的函数是（）。
272请判断以下哪个电路不是时序逻辑电路
273优先识别级别信号并进行编码的组合逻辑器件称为（）
274用译码器实现计算机输入输出接口地址译码电路时，若所采用的译码器有3位地址输入，则最多能控制几台输入输出设备
275下列器件中，可以用来构建计数器的是
276实验中构造32位ALU实验主要用到哪些Logisim组件（）
277Cache实验中cache槽中的标记数据通过哪个组件输出到比较器（）
278要扩展得到5-32线译码器，需要（）片3-8线译码器。
279应用二进制译码器、或者数据选择器，都可以方便地实现组合逻辑电路。（）
280时序逻辑电路由组合逻辑器件和（）共同构成。
281译码器具有N个输入和2N个输出，且输出具有独热性（）。
282一个译码器若有128个输出端，则其应该有（）个输入端。
283从下列器件中选择，只需一片就可以实现把余三码转为8421码的功能。（）
284共阳极接法发光二极管数码显示器需选用有效输出为低电平的七段显示译码器来驱动。（）
285二进制译码器相当于是一个最小项发生器，所以可以用来实现组合逻辑电路。（）
286下列（）器件任何时刻只允许有1个有效信号到达输入端。
287ROM主要由（）和（）两部分组成。
288用4片256字×4位的RAM构成1024字×4位RAM时，一般采用字扩展的办法，这时高位地址码A8、A9需经（）后送到各片256字×4位的片选端以实现字扩展。
289一个译码器若有100个译码输出端，则译码输入端有（）个。
290在下列选项中，不是组合电路的有（）。
2913线-8线译码器74LS138正常工作时，若A2A1A0=101,则输出为
292这是一个由3线-8线译码器构成的8路数据分配器，当A2A1A0=110时，数据D=0，则输出Y′7Y′6Y′5Y′4Y′3Y′2Y′1Y′0为
293共阳接法发光二极管数码显示器需选用有效输 出为高电平的七段显示译码器来驱动。（）
294利用2个74LS138和1个非门，可以扩展得到1个（ ) 线译码器。
295一位8421BCD码译码器的数据输入线与译码输出线的组合是：（）
296已知 74LS138 译码器的输入三个使能端（E1=1， E2A = E2B=0）时，地址码 A2A1A0=011， ) 。 则输出 Y7 ～Y0 是：（）
297下列电路中，不属于时序逻辑电路的是：（）
298用3线（）8线译码器74LS138扩展成5线（）32线的译码器，需要（）片74LS138。
299用只读存储器ROM可以实现一个八段字符显示的译码器。
300RAM的电路结构包含（）三个组成部分。
‹1234…6›