首页 › 答案 › 标签 › 数字电子技术

数字电子技术

101卡诺图中2n个相邻1格的最小项可以合并成一个与项，并消去n个变量。
1024变量卡诺图，可圈的相邻小方格最大数为8。
103卡诺图中2个相邻1格的最小项可以合并成一个与项，并消去1个变量。
104以下各种接法不正确的是（）
105三态门输出高阻态时，（）是正确的说法。
106能实现线与逻辑功能的门电路是（）。
107数字电路中晶体管大多工作于（）。
108CMOS门电路的静态功耗（）。
109数字电路中都是用1表示高电平，用0表示低电平。
110所有的门电路只有高电平和低电平两种状态。
111数字集成电路按开关元件不同，可分为TTL集成电路和CMOS集成电路两大类。
11274LS00是TTL型的逻辑门电路。
113本门课主要学习的是分立元件。
114从芯片命名上看，74系列的产品都属于TTL逻辑门电路。
115CMOS逻辑门电路多余引脚允许悬空。
116对于TTL与非门闲置输入端的处理，可以接地。
117晶体三极管有三种工作状态：饱和、放大和截止。在数字电路中，三极管一般作为开关元件来使用，即工作在饱和区和截止区。
118时序逻辑电路的特点是输出状态（）。
119寄存器与计数器的主要区别是（）。
120下列电路中，不属于时序逻辑电路的是（）
121计数器是一种（）。
122寄存器是一种（）
123欲实现模六的计数器，至少需要（）个JKFF；若用环形计数器来实现，需要（）个DFF；若用扭环形计数器实现，需要（）个DFF
124欲实现模8计数器若采用环形计数器，则需要X个触发器；若采用扭环形计数器，则需要Y个触发器。X、Y分别为（）。
125一个触发器有2个稳定状态，它可以存储1位二进制码，存储8位二进制信息需要（）个触发器。
126下列电路中，属于时序逻辑电路的是（）
1278位移位寄存器，串行输入时经（）个脉冲后，8位数码全部移入寄存器中。
128同步时序电路和异步时序电路比较，其差异在于后者（）。
129欲实现模10计数器，至少需要X个JK触发器；若采用环形计数器，则需要Y个触发器；若采用扭环形计数器，则需要Z个触发器。X、Y、Z分别为（）
1304位二进制计数器是十五分频电路。
131时序逻辑电路由组合逻辑电路和存储电路两部分组成。（）
132时序逻辑电路不含有记忆功能的器件。（）
133N进制计数器可以实现N分频（）
134五进制计数器的有效状态为五个（）
135构成一个7进制计数器至少需要3个触发器（）
136计数器除了能对输入脉冲进行计数，还能作为分频器用。（）
137时序逻辑电路具有记忆功能。
138驱动方程就是状态方程。
139四位的二进制计数器又可以称为模16计数器。
140利用集成计数器74LS161构成的电路如下图所示，请判断该电路实现的计数器模值是（）。
141（100111011011）2=（）16
142已知字母Z的ASCII码是5AH，则字母Y的ASCII码是（）。
143二进制数110000转换为十六进制数等于（）。
144二进制数1010101对应的十进制数是（）。
145十六进制数1A2对应的十进制数是（）。
146有一个数是123，它与十六进制数53相等，则该数是（）进制。
147（2004）10+（32）16的结果是（）。
148十进制25对应的8421BCD码为（100101）8421BCD。
149（01110010）格雷码=（）余3BCD
150在逻辑运算中，如果F+G=1，则F=1-G。
151A，B，C是输入变量，Y是输出变量，请写出Y的最简或与表达式。
152假设一个逻辑函数的卡诺图如下图所示，请写出其对应的约束条件。
153以下表达式符合逻辑运算法则的是（）。
154逻辑变量的取值1和0在电路中通常用（）表示。
155逻辑函数的表示方法中具有唯一性的是（）。
156在何种输入条件下，或非运算的结果是逻辑0。
157逻辑变量的取值1比0大。
158如果两个逻辑函数具有相同的真值表，则这两个逻辑函数必然相等。
159假设Vdd=5V，CMOS反相器的噪声容限均比TTL反相器的噪声容限高。
160所有的集成逻辑门其输入端个数都超过1个。
161三极管作为开关使用时是处于（）状态。
162以下门电路中，可以实现线与的是（）。
163某二输入端的TTL 门输出允许的灌电流和拉电流分别为 IOL = 15mA，IOH = 4mA，允许的输入低电平和高电平电流分别为IIL=15mA，IIH=50uA。该TTL门能带（）个同类型的门。
164在CMOS门电路中，输出端能并联使用的电路有（）。
165对于CMOS门电路，以下说法错误的是（）。
166某2输入端集成门电路，其输入低电平电流为1mA，输入高电平电流为10uA，灌电流最大值为8mA，拉电流最大值为400uA，则其扇出系数为N=（）。
167如图所示电路均为TTL电路，能显示F=A；功能的电路是（）。
168OD门电路如图所示，其输出函数为（）。
169能够设计一般组合逻辑电路的电路包括（）。
170组合逻辑电路设计的最简是指（）。
171表达式F=AB；+BC；有可能产生（）型的冒险。
172用一片74LS138实现逻辑函数时，最多能实现3个变量的函数，在实现过程中需要将函数表达式变换为最小项标准式的与非与非式。
173若使用4位超前进位加法器74LS283组成两个十位二进制数的减法器，最高位的74LS283的Co，S3，S2的可能取值组合有（）。
174一个8选1MUX的输出两个互补的端子Y和Y；，这两个输出端的表达式是（）。
175编码器译码器电路中，（）电路的输出为二进制代码。
176二-十进制的编码器指的是（）。
177二进制译码器指的是（）。
178当同步时序电路中存在无效循环时，电路不能自启动。
179在同步时序电路设计过程中，如果最简状态表中有2^N个状态，且用N个触发器实现该电路，则不需要检查自启动能力。
180如果一个寄存器的数码是同时输入，同时输出，则该寄存器是采用（）。
181同步十进制加法计数器的初态为Q3Q2Q1Q0=0000，则当第6个CP到来时Q3Q2Q1Q0=（）。
182在使用74LS161的清零功能设计计数器时会存在过渡态。
183以下不属于时序电路的是（）。
184时序逻辑电路的输出状态不仅与前一刻电路的输出状态有关，还与电路当前的输入变量组合有关。
185移位寄存器不仅可以寄存代码，还可以实现数据的串-并转换和处理。
186双向移位寄存器即可以将数码左移，也可以右移。
187下列标识符中，不合法的是（）。
188如果wire类型的变量说明后未被幅值，则其缺省值为（）。
189已知x=4’b1001，y=4’0110，则x的4位补码为4’b1111，而y的4位的补码为（）。
190P，Q，R都是4bit的输入矢量，下面哪一种表达形式是正确的（）。
191在verilog语言中，a=4b’1011，那么&；a=（）。
192已知a=1b’1；b=3b；001；那么{a，b}＝（）。
193EDA指的是电子设计自动化。
194Verilog HDL的端口声明语句中，用（）关键字声明端口为双向端口。
195阻塞式赋值语句是<；=，非阻塞式赋值语句是=。
196目前比较流行的硬件描述语言主要有Verilog HDL和VHDL。
197需要定时刷新的半导体存储器芯片是（）。
1984片16K×8存储芯片可以设计成（）容量的存储器。
199某存储容量为1K×8的RAM，其地址线有（）条。
200欲将容量为256×1的RAM扩展为1024×8，则需要控制各片选端的辅助译码器的输入端数为（）个。
‹123…5›