首页 › 答案 › 题库 › 慕课

未分类

210701有关信息的论述错误的是（）？
210702GIS所包含的数据均与（）相联系。
210703下列有关GIS的叙述错误的是（）
210704有关地理系统的论述错误的是（）？
210705在缓存-主存地址映射中，全相联成本最高，直接映射灵活性最强。
210706全相联映射有可能造成缓存不满，却不停替换的现象。
210707片内缓存的优点是不占用片外总线，且与CPU通路短，因此存取速度高，但缺点是容量不大。
210708根据局部性原理，块由小变大时，会使命中率提高，因此，对于同一主存和缓存来说，块越大命中率越高。
210709辅助存储器作为主存的后援设备又称为外部存储器，简称外存，它与主存一起组成了存储器系统的主存-辅存层次。目前，广泛用于计算机系统的辅助存储器有（）
210710在计算机的存储系统中，Cache和主存的地址映射方式主要有以下哪几种（）
210711以下（）可以和主存交换信息。
210712以下关于Cache写操作中“写直达”法的描述，正确的是（）
210713以下关于CPU与主存之间的缓存描述正确的是（）
210714磁盘上的磁道是（）
210715磁表面存储器的平均寻址时间通常是指（）
210716假设按字节编址前提下，主存容量为1MB，cache容量为8KB，每个块16个字，每个字32位，则主存地址有（）位，可容纳（）块。
210717假设按字节编址前提下，主存容量为1MB，cache容量为8KB，每个块16个字，每个字32位，则cache地址有（）位，可容纳（）块.
210718在一个n路组相联映射的缓存中，共有M块数据。当n=1时，该缓存变成（）映射，当n=M 时，该缓存变成（）映射。
210719某计算机的Cache共有32块，采用4路组相联映射方式（即每组4块）。每个字块大小为32字节，按字节编址。主存第128个字节所在主存块应装入到的Cache组号是（）
210720在计算机的存储系统中，主存中的任一主存块都可以映射到Cache中的任一缓存块的映射方式是（）
210721假设某计算机存储系统的主存的地址编址为M个字块，每个字块含B个字。则可推知（）
210722由主存地址映射到Cache地址的常见方式不包括（）
210723假设缓存的工作速度为主存的5倍，缓存的命中率为90%，则采用缓存后，存储器的性能是原来的（）倍
210724以下各因素中，与缓存命中率无关的是（）
210725Cache的读操作的过程可用如下流程图来描述。当CPU发出主存地址后，首先判断该存储字是否在Cache中。若命中，直接访问Cache，将该字送至CPU；若未命中，则执行操作（）
210726Cache主要由Cache存储体，地址映射变换机构，Cache替换机构几大模块组成。其中，Cache替换机构的作用是（）
210727?Cache主要由Cache存储体，地址映射变换机构，Cache替换机构几大模块组成。其中，地址映射变换机构的作用是（）
210728下图是Cache-主存存储空间的基本结构示意图。主存由2^n个可编址的字组成，每个字有唯一的n位地址。为了与Cache映射，将主存与缓存都分成若干块，每个块内有包含若干个字，并使它们的块大小相同（即块内的字数相同）。这就将主存的地址分成两段：高m位表示主存的块地址，低b位表示块内地址，则2^m = M表示主存的块数。同样，缓存的地址也分为两段：高C位表示缓存的块号，低b位表示块内地址，则2^c = C表示缓存块数。主存与缓存地址中都用b位表示其块内字数，即B = 2^b 反映了块的大小，称B为块长，主存的
210729通过调整主存结构提高访存速度，主存可以采用（）系统
210730以下属于多体并行的系统的编址方式是（）
210731以下措施可以提高访存速度的是（）
210732存储器容量的扩展方式一般包含（）
210733在存储器与CPU的连接过程中，以下哪些连线是需要考虑的（）
210734EPROM是以下哪种存储器的缩写（）
210735某存储器容量为16K*16位，则（）
210736多体模块结构的存储器可采用交叉编址，下图的编址方式是（），又称为（）存储。
210737采用八体并行低位交叉存储器，设每个体的存储容量为32K*16位，存取周期为400ns，总线传输周期为50ns，在下列说法中正确的是（）
210738以下各类存储芯片中，其与处理器的数据交换同步于系统的时钟信号，不需要插入等待状态的是（）
210739交叉编址的存储器实质能（）执行（）独立的读写操作。
210740设机器字长为32位，存储容量为16MB，若按双字编址，其寻址范围是（）
210741设由四个模块组成的四体存储器结构，每个体的存储字长为16位，存取周期为250ns，假设数据总线宽度为16位，总线传输周期为50ns，试求顺序存储和交叉存储的带宽分别为（）bps
210742已知接收到的海明码为1001101（按配偶原则配置）,则第（）位出错。
210743已知接收到的海明码为0100111（按配偶原则配置），则欲传送的信息是（）
210744按配奇原则配置1100111的汉明码为（）
210745欲传递信息位数n=8，根据汉明码规则，需要增添（）位检测位，它们自左到右分别在第（）位
210746若某种编码的最小距离为4，则其检错能力和纠错能力可能为（）
210747CPU有16根地址线，8根数据线，与存储器相连时，要求主存最小4K为系统程序区，相邻8K为用户程序区，则系统程序区的地址范围是（），用户程序区的地址范围是（）
210748CPU有16根地址线，16根数据线，与存储器相连时，要求主存地址空间8000H~83FFH为用户程序区，则用户程序区可以用（）存储芯片（）片组成。
210749用（）片4K*1位的存储器芯片可以组成8K*8位的存储器，存储容量扩展方式为（）。
210750动态半导体的刷新有（）方式
210751为了提高存储器的带宽，可以采用的方式有（）
210752主存各存储单元的空间位置是由单元地址号来表示的，不同的机器存储字长也不相同，通常用8位二进制数表示一个字节，因此存储字长都取8的倍数。通常计算机系统即可以按字寻址，也可以按字节寻址。如下所示，某机器1的字长为32位，它的每一个存储字包含4个可独立寻址的字节，其地址分配如下图（左）所示。某机器2的字长为16位，字地址是2的整数倍，它用低位字节的地址来表示字地址，如下图（右）所示。以下说法正确的是：（）
210753以下属于主存基本组成的是（）
210754关于存储系统下列说法正确的是（）
210755与动态RAM相比，静态RAM的特点有（）
210756EPROM是指 （）
210757半导体静态RAM进行读/写操作时，必须先接受信号，再接受（）信号和信号。
210758DRAM存储器主要通过（）来存储信息
210759下列说法错误的是　（）
210760下图是半导体存储芯片的译码驱动方式中 译码驱动方式（）
210761想要组成一个32K*8位存储器，若选用1K*4, 16K*1和2K*8位存储芯片，各需要（）片
210762想要组成一个64K*16位存储器，若选用32K*8位存储芯片，需要（）片
210763一静态RAM芯片，其容量为1K×4位，除电源和接地端外，该芯片引出线的最少数目为（）
210764某一SRAM芯片，其容量为16K*8位，则其数据线和地址线的条数分别为（）
210765以下技术指标中，一般与存储器性能不相关的是（）
210766下列关于主存存取速度说法错误的是 （）
210767主存的实际结构如图所示，根据MAR中的地址访问某个存储单元时，需经过地址译码、驱动等电路，才能找到所需访问的单元。读出时，需经过读出放大器，才能将被选中单元中存储字送到MDR。写入时，MDR中的数据也必须经过写入电路才能真正写入到被选中的单元中。在现代计算机中，通常会将图中的（）制作在CPU芯片中。
210768按照在计算机中的作用，存储器可以分为主存储器、辅助存储器和缓冲存储器，下列属于辅助存储器的是（）
210769以下存储器构成的体系结构中，存储器存取速度由慢到快的排列顺序是（）
210770下列存储器中，CPU不能直接访问的是（）
210771计算机的存储系统采用分级方式主要是为了（）
210772从用户角度，存储器的主要性能指标不包括（）
210773假设总线时钟频率为100MHZ，总线传输周期是4个时钟周期，总线的宽度是16位，则总线的数据传输率为 .若想使总线数据传输率提高三倍，可采取（）措施。
210774一个总线传输周期包括（）几个阶段
210775所谓的三总线结构的计算机中的“三总线”包含（）。
210776总线标准可视为系统与各模块、模块与模块之间的一个互连的界面标准。这个界面对其它两端的模块都是透明的。下列常用的各种标准中，属于总线标准的是（）
210777下列选项中的英文缩写均为总线标准的是（）
210778一台主机地址总线宽度是18位，数据总线宽度是16位，则下列说法正确的是（）
210779总线中的地址总线作用是
210780按连接部件不同，总线通常可分为（）
210781总线连接相比分散连接，克服了分散连接（）缺点。
210782将地址总线和数据总线共用一组物理线路，在这组物理线路上分时传输地址信号好数据信号是总线的 技术。
210783假设总线时钟频率为100MHZ，总线传输周期是1个时钟周期，总线的宽度是16位，则总线带宽为 .若想使总线数据传输率提高一倍，可采取 措施
210784在 通信方式中，总线上所有模块都可以成为主模块。
210785异步传输系统中，若字符格式为：1位起始位、8位数据位、1位奇偶校验位、1位终止位，假设波特率为1200bps，则比特率为（）.
210786总线的异步通信方式是（）。
210787在三种集中式总线控制中，（）方式对电路故障最敏感。
210788在三种集中式总线控制中，（）方式反应最快。
210789以下几种总线判优控制方式中，响应速度快，优先次序控制灵活，但控制线数量多，总线控制更为复杂的是（）
210790链式查询中，“BS：总线忙”信号的建立者是（）
210791下列不属于集中控制优先权仲裁方式的为（）
210792三总线结构的计算机是指（）
210793相对于单总线结构，多总线结构解决了（）速度不匹配的问题。
210794连接CPU内各寄存器、控制器及算数逻辑运算单元等部件的总线统称为（）
210795总线宽度又称总线位宽，它是总线上同时能够传输的数据位数，通常是指（）的根数。
210796下列不属于系统总线的为（）
210797按连接部件不同可以对总线分为三大类，其中不属于这三类的是（）
210798计算机使用总线结构的主要优点是便于实现积木化，缺点是
210799不管是以CPU为中心的分散连接，还是以存储器为中心的分散连接，都不可避免
21080070年代初，intel公司缔造者之一提出“芯片上集成的晶体管数目每3年翻两番”，这个规律就是人们常说的（）定律。
‹1…210721082109…2612›