首页 › 答案 › 题库 › 远程教育

国家开放大学

291601正“与非”门也就是负“或非”门。（）
291602两个开关控制一盏灯，用A和B为表示相应开关为闭合状态，如果只有两个开关都闭合时灯才不亮，则该电路的逻辑关系为（）。
291603两个开关控制一盏灯，只有两个开关都闭合时灯才不亮，则该电路的逻辑关系是（）。
291604在设计过程中，逻辑函数化简的目的是（）。
291605欲把并行数据转换成串行数据，可用（）。
291606欲把一脉冲信号延迟8个CP后输出，宜采用（）电路。
291607主从JK触发器Q的状态是在时钟脉冲CP（）发生变化。
291608已知二输入逻辑门的输入A、B和输出F的波形如下图所示，这是哪种逻辑门的波形？（）。
291609基本RS触发器的输入直接控制其输出状态，所以它不能称为（）触发器。
291610把数字量转换成为相应模拟量的过程称（）。
291611FPGA比较适合用在以（）的数字系统。
291612三态寄存器的（）信号无效时，寄存器输出为高阻状态。
291613数字信号是（）。
291614(95)H表示（）。
291615用不同数制的数字来表示2007，位数最少的是（）。
291616用不同数制的数字来表示2004，位数最少的是（）。
291617欲在一串幅度不等的脉冲信号中，剔除幅度不够大的脉冲，可用（）电路。
291618三态门输出为高阻时，其输出线上电压为高电平。（）
291619主从RS触发器在CP=期间，R、S之间不存在约束。（）
291620八路数据分配器的地址输入（选择控制）端有8个。（）
291621BCD码即842码。（）
291622时序电路不含有记忆功能的器件。（）
291623A+AB=A+B（）
291624D/A转换器是将模拟量转换成数字量。（）
291625已知逻辑A+B=A+C，则B=C。（）
291626多谐振荡器有两个稳态。（）
291627RS触发器、JK触发器均具有状态翻转功能
291628D/A的含义是模数转换（）
291629二进制数00和二进制代码00都表示十进制数。（）
291630从电路结构上看，时序电路必须含有（）。
291631两个与非门构成的基本RS触发器，当Q==0时，当两个输入信号和时触发器的输出Q会（）。
291632如果把触发器的JK输入端接到一起，该触发器就转换成（）触发器。
291633在环形振荡器中，为了降低振荡频率，通常在环形通道中串入（）。
291634555构成的多谐振荡器电路中，当R=R2时，欲使输出占空比约为50%，最简单的办法是（）。
291635n位环形移位寄存器的有效状态数是（）。
291636维持阻塞型D触发器的状态由CP（）时D的状态决定。
291637如果触发器的次态仅取决于CP（）时输入信号的状态，就可以克服空翻。
291638“与非”逻辑运算结果为“0”的条件是该与项的变量（）。
291639与倒T型电阻网络DAC相比，权电流网络D/A转换器的主要优点是消除了（）对转换精度的影响。
291640格雷码的优点是（）。
291641格雷码与奇偶校验码又被称为（）。
291642数字电路中，晶体管的工作于（）状态。
291643ROM可以用来存储程序、表格和大量固定数据，但它不可以用来实现（）。
291644程序控制中，常用（）电路作定时器。
291645用原码输出的译码器实现多输出逻辑函数，需要增加若干个（）。
291646用三态门可以实现“总线”连接，但其“使能”控制端应为（）。
291647数字电路中使用的是（）。
291648如果把D触发器的输出反馈连接到输入D，它输出Q的脉冲波形的频率为CP脉冲频率f的（）。
291649数字系统中，能自行产生矩形波的电路是（）。
2916500-4线优先编码器允许同时输入（）路编码信号。
291651改变（）值，不会改变555构成的多谐振荡器电路的振荡频率。
291652改变（）之值不会影响555构成单稳态触发器的定时时间tw。
291653组合电路分析的结果是要获得（）。
291654不属于CMOS逻辑电路优点的提法是（）。
291655若将输入脉冲信号延迟一段时间后输出，应用（）电路。
291656数字系统中，能实现精确定时的电路是（）。
291657数字系统中，常用（）电路，将输入脉冲信号变为等幅等宽的脉冲信号。
291658逻辑变量的取值，比0大。（）
291659N变量的卡诺图中任一最小项应当有（）相邻块。
291660电可擦除的PROM器件是（）。
291661555构成的多谐振荡器中，还可通过改变（）端电压值使振荡周期改变。
291662在（）端加可变电压，可使555多谐振荡器输出调频波。
291663已知，选出下列可以肯定使的取值（）。
291664842BCD码0000表示的十进制数是（）。
291665如要将一个最大幅度为5.V的模拟信号转换为数字信号，要求输入每变化20mV，输出信号的最低位(LSB)发生变化，应选用（）位ADC。
291666数字电路中最常用的BCD码是（）。
291667TTL与非门高电平输出电流IOH的参数规范值是（）。
29166874LS38有（）个译码输入端。
291669小容量RAM内部存储矩阵的字数与外部地址线数n的关系一般为（）。
291670十进制数36转换为十六进制数，结果为（）。
291671采用双地址译码且分时送入行和列地址信号DRAM内部存储矩阵的字数与外部地址线数n的关系一般为（）。
291672二极管与门的两输入信号AB＝（）时，输出为高电平。
291673如要将一个最大幅度为9.99V的模拟信号转换为数字信号，要求ADC的分辨率小于0mV，最少应选用（）位ADC。
291674n位二进制的A/D转换器可分辨出满量程值（）的输入变化量。
291675TTL与非门阈值电压UT的典型值是（）。
291676DAC单位量化电压的大小等于Dn为（）时，DAC输出的模拟电压值。
291677用卡诺图化简具有无关项的逻辑函数时，若用圈法，在包围圈内的?是按处理；在包围圈外的?是按处理。（）
291678电源电压VDD为0V的CMOS集成模拟开关可接通幅度为（）的信号。
291679标准TTL门关门电平之值为（）。
291680二极管或门的两输入信号AB＝（）时，输出为低电平。
291681证明两个函数是否相等，只要比较它们的真值表是否相同即可。（）
291682同步时序电路由组合电路和存储器两部分组成。（）
291683主从触发器存在“一次翻转”现象。（）
291684简单PLD是由与阵列和或阵列构成的。（）
291685在与门电路后面加上非门，就构成了与非门电路。（）
291686时序逻辑电路的特点是在任何时刻的输出不仅和输入有关，而且还取决于电路原来的状态。（）
291687计数器的模是指对输入的计数脉冲的个数。（）
291688ROM的逻辑结构可以看成一个与门阵列和一个或门阵列的组合。（）
291689同步时序电路和异步时序电路的最主要区别是，前者的所有触发器受同一时钟脉冲控制，后者的各触发器受不同的时钟脉冲控制。（）
291690在用跳跃的方法实现任意模数的计数器时，若Sa为起跳状态，则有（）。
291691输入无反变量函数F的化简，讨论的是（）。
2916923-8译码电路是（）译码器
291693在n变量的逻辑函数F中，有（）。
291694在（）的情况下，函数运算的结果是逻辑“1”
291695同步时序逻辑电路和异步时序逻辑电路比较，其差异在于后者（）
291696表示两个相邻脉冲重复出现的时间间隔的参数叫（）。
291697TTL与非门输出高电平的参数规范值是（）。
291698TTL与非门输出低电平的参数规范值是（）。
291699欲把36kHz的脉冲信号变为Hz的脉冲信号，若采用0进制集成计数器，则各级的分频系数为（）。
291700n位DAC最大的输出电压uOmax为（）UD。
‹1…291629172918…4763›