首页
›
答案
›
题库
›
慕课
›
未分类
Verilog语言中对同一子模块实例化时模块端口可以既采用位置关联,也采用名称关联两种不同的方法混用。
Verilog语言中对同一子模块实例化时模块端口可以既采用位置关联,也采用名称关联两种不同的方法混用。
A.正确
B.错误
正确答案:错误
标签:
电子线路设计测试与实验
模块
端口
上一条:
采用ChipScopeILAIP核观测计时、校时模块的分钟计数规律,触发时钟信号选择频率为1Hz的秒信号,若需通过ChipScopeAnalyzer的窗口采集一次数据,完整地观测到分钟的计数规律,那么数据采集深度应该选择()
下一条:
下列哪个选项不是鲁滨孙作为现代人的品质的体现?