首页 › 答案 › 题库 › 知到智慧树 › 未分类

完整的条件语句将产生组合电路，不完整的条件语句将产生时序电路。

完整的条件语句将产生组合电路，不完整的条件语句将产生时序电路。
A.正确
B.错误
正确答案：正确

标签：EDA技术语句电路

上一条：IF语句和CASE语句是用于描述组合电路最常用的语句。它们用于组合电路的共同特征是都用来描述：

下一条：VHDL的PROCESS是由顺序语句组成的，但其本身却是并行语句。