一个SystemVerilog测试程序需要包含几个要素（）。

一个SystemVerilog测试程序需要包含几个要素（）。
A.待测模块
B.时钟信号
C.激励信号
D.输出响应
正确答案：待测模块；激励信号；输出响应