首页
›
答案
›
题库
›
知到智慧树
›
未分类
在SystemVerilog中，可以使用always（）latch过程块对锁存器进行建模（）。
在SystemVerilog中，可以使用always（）latch过程块对锁存器进行建模（）。
A.正确
B.错误
正确答案：正确
标签：
计算机组成原理
建模
过程
上一条：
Moore型状态机在绘制状态转换图时，输出信息标在状态结点（圆圈）中。
下一条：
在SystemVerilog中，<=是阻塞赋值符号，赋值需要按照语句在代码中的顺序依次执行。