首页 › 答案 › 题库 › 知到智慧树 › 未分类

在SystemVerilog中，<=是阻塞赋值符号，赋值需要按照语句在代码中的顺序依次执行。

在SystemVerilog中，<=是阻塞赋值符号，赋值需要按照语句在代码中的顺序依次执行。
A.正确
B.错误
正确答案：错误
标签：计算机组成原理 赋值 语句
上一条：在SystemVerilog中，可以使用always（）latch过程块对锁存器进行建模（）。
下一条：有限状态机中包含了有限个离散状态。