首页 › 答案 › 标签 › 数字逻辑电路与系统

数字逻辑电路与系统

1在四变量卡诺图中，逻辑上不相邻的一组最小项为（）。
2L=AB+C的对偶式为（）。
3已知函数 F（A,B,C,D）=(AB)+(CD+BC),则其最简表达式为（）。
4一个电路在正逻辑中是两输入异或门，请问在负逻辑中是什么门？
5请问下列说法正确的是？
6十进制数 1668 对应的十六进制数是：
7十进制数 2237 对应的二进制数是：
8卡诺图化简的目的是什么？
9以下哪些逻辑门组合，可以构成完全运算集？
10二进制数的进位关系是逢二进一，所以1+1=10。
11(3025)十进制=(1111001)二进制。
12按照电路结构和工作原理的不同分为：组合逻辑电路和时序逻辑电路。
13用或非门可以实现3种基本的逻辑运算。
14卡诺图中，两个相邻的最小项至多有一个变量互反。
15无关项和约束项都不影响电路功能。
16标准和、标准积、完全和都是唯一的。
17组合电路的输出只和当前输入有关。
18设电压单位为V，电流单位为mA，电阻单位为欧姆。若CMOS反相器输出高电平范围为2V，输出低电平范围为22V，NMOS导通电阻为100，PMOS导通电阻为200，则高电平驱动能力为（）mA
19The parameters of CMOS device D1 are: VOHmax=384V, VOLmax=033V, VIHmax=18V, VILmax=09V, IOH(max)=-4mA，IOL(max)=4mA, IIH=1uA, IIL=-1uA The parameters of CMOS device D2 are: VOHmax=28V, VOLmax=04V, VIHmax=20V, VILmax=08V, IOL(max)=8mA, IOH(max)=-40
202个独立的开路门单元输出相互连接时，表现为对输出进行（）运算
21采用标准CMOS结构实现逻辑运算 y=a’+bc时，使用（）个MOS晶体管
22采用FPGA进行复杂数字系统的可编程设计通常属于（）
23关于电路延迟，以下说法正确的是（）
241个CMOS器件由2个PMOS和2个NMOS构成，该器件可能是（）
251个CMOS器件由1个PMOS和1个NMOS构成，它可能是（）
26关于CMOS数字集成电路中的功耗，下列说法哪些是正确的（）
27在标准CMOS结构中，当2个输入控制的PMOS器件构成串联时，这2个变量控制的NMOS器件一定是并联；
28连接有上拉电阻的开路门可能输出状态为高阻态、低电平状态和高电平状态。
292个独立的CMOS器件的输出不能进行相互连接。
30用两个三态门和两个反相器可以构成同或门。