首页 › 答案 › 标签 › 16K

16K

116K是B5吗？
216k是a5还是b5？
3某存储器容量为16K*16位，则（）
44个16K*8位的存储芯片，可设计为（）容量的存储器。
5一个16K*32位的存储器，其地址线和数据线的总和是（）。
6有一个16K×16的存储器，它的地址线和数据线分别是（）
7某存储器容量为16K*16位，则（）。
84片16K×8存储芯片可以设计成（）容量的存储器。
9寻址容量为16K×8的RAM需要（）根地址线。
10容量为16K×8的存储器有根地址线，根数据线
11容量为16K×8的存储器有（）根地址线，（）根数据线
12中型PLC存贮器容量小于16K字节。
13一个16K×32位的存储器，其地址线和数据线的总和是（）
144个16K×8位的存储器可以设计为（）容量的存储器。
15一个16K×32位的存储器，其地址线和数据线的总和是（）。
16一个16K×8位的存储器，其地址线和数据线的总和是（）。
17芯片16K×8组成芯片64K×16的存储器，共需要芯片（）块。
18芯片16K×8共有地址线（）根。
194个16K×8位的存储芯片，可以设计为（）容量的存储器。
20一个容量为16K×32位的存储器，其地址线和数据线的总和是多少？当选用下列不同规格的存储芯片时，各需要多少片？1K×4位，8K×8位，16K×8位，16K×16位
21容量是16K×8的RAM芯片，有（）根数据输出线。
22假定用编号为0-3片16K*8位的存储芯片组成一个64K*8位的存储器，从第0片到第3片依次使用64K存储空间中从低到高的16K空间，则编号为2的存储芯片在64K全局空间中的地址范围是（）
23用16K×4位RAM芯片构成32K×8位的存储器模块，其扩展方式为（）。
24用16K×4位RAM芯片构成32K×8位的存储器模块，问需要多少芯片，其扩展方式为（）?
258K×8位的EPROM芯片2764,构成一个16K×8的ROM存储器系统，需要（）片芯片。
268K×8位的EPROM芯片2764,构成一个16K×8的ROM存储器系统，则存储器需要（）扩展。
27一个16K*32位的SRAM存储芯片，其数据线和地址线之和为（）
28一个16K*32位的SRAM存储芯片，其内部采用位数相同的行列地址译码器，则其内部译码输出线的总量为（）
29巳知DRAM2118芯片容量为16K×1位,若组成64KB的系统存储器,则组成的芯片组数和每个芯片组的芯片数为（）。
30某一SRAM芯片，其容量为16K*8位，则其数据线和地址线的条数分别为（）
31想要组成一个32K*8位存储器，若选用1K*4, 16K*1和2K*8位存储芯片，各需要（）片
32巳知DRAM2118芯片容量为16K×1位，，若组成64KB的系统存储器，则组成的芯片组数和每个芯片组的芯片数是（）
33巳知DRAM2118芯片容量为16K×1位，，若组成64KB的系统存储器，则组成的芯片组数和每个芯片组的芯片数不是（）
34一个容量为16K×32位的存储器，其地址线和数据线的总和是多少？
35用存储容量为16K×1位的存储器芯片来组成一个64K×8位的存储器，则在字方向和位方向分别扩展了（）倍
36一个16k×4的存储器使用二维译码的方式，那么地址译码器一共需要（）个与门
37内存接字节编址，地址从9000到CFFFFH，若用存储容量为16K×8位芯片构成该内存，至少需要的芯片数是（）
38用若干2K×4位芯片组成一个16K×8位的存储器，则地址0B3FH所在芯片的最小地址是（）。
39用16K×4位的RAM芯片构成64K×8位的存储器，共需要（）片RAM芯片。
40用存储容量为16K*1位的存储器芯片来组成一个64K*8位的存储器，则在字方向和位方向分别扩展了（）倍。
41地址线A15~A0（低），若选取用16K×1存储芯片构成64KB存储器则应由地址码（）译码产生片选信号。
42假定用16k′8位的存储器芯片组成一个多体交叉的64k′8位的存储器，则地址为BFFFH所在芯片的最小全局地址为（）
4316K×8的存储芯片采用双译码方式共需要译码线根。（）
44某一SRAM芯片，容量为16K×1位，则其地址线条数下面哪项正确。
45内存按字节编址，地址从90000H到CFFFFH，若用存储器容量为16K×8位芯片构成该内存，至少需要的芯片数是（）。
46用容量为16K？8位的存储器芯片构成地址从0A0000H到0BFFFFH的8位存储器，应该使用（）
47设用2K×4位的存储器芯片组成16K×8位的存储器（地址单元为0000H～3FFFH，每个芯片的地址空间连续），则地址单元0B1FH所在芯片的最小地址编号为（）。
48用16K×8位的存储器芯片构成64K×8位的存储器。设计相应的存储器，写出需要选用的芯片个数，写出片内地址线的选择，片选地址线的选择，写出选用的译码器及片选信号选择的译码器的输入端。（其中片选信号选择的译码器的输入端的表示如下例芯片0的片选信号为译码器的Y0输出端，写为CE0=Y0）
49有一个64K×16位的存储器，由16K×1位的DRAM芯片（芯片内是128×128结构）构成，存储器读/写周期为500ns，问：（1）需要多少片DRAM芯片？（2）采用异步刷新方式，如单元刷新间隔不超过2ms，则刷新信号周期是多少？（3）如果用集中刷新方式，存储器刷新一遍最少用多少时间？