首页 › 答案 › 标签 › 触发器

触发器

401加载TexasInstruments公司元件库中的（），此元件库提供常用数字电路中的触发器集成块，如SN74175N集成块、集成块SN74175N。
402当触发器执行时，系统会创建临时表保存用户操作更改的行的新值和旧值。Update操作所涉及的旧值会被临时保存在（）。
403基本RS触发器电路中，触发脉冲消失后，其输出状态（）。
404触发器由门电路构成，但它不同于门电路功能，主要特点是（）。
405D触发器的功能是（）。
406对具有触发器的表进行UPDATE操作时，其数据相关的操作过程是（）。
407关于CHECK约束，下列说法中不正确的是（）。
408在关系数据库中，当数据表被修改时，系统会自动执行的数据库对象是（）。
409下列SQL语句不能激发DML触发器执行的是（）
410下列关于触发器的描述，正确的是（）
411下列关于触发器优点的描述，错误的是（）
412下降沿JK触发器，当现态为0时，只要CP下降沿前时刻（），对应CP下降沿触发器状态就翻转。
413计数器是由（）组合构成。
4141位十进制数的数码至少需要用（）个触发器表示。
415异步二进制加法计数器的各触发器的状态转换总是（）。
416时序逻辑电路主要组成电路是（）
417如将宽度不等的脉冲信号变换为宽度符合要求的脉冲信号时，应采用（）。
418同步计数器是指（）的计数器。
419下降沿触发的JK触发器在时钟脉冲CP下降沿到来前J=1，K=0，而在CP下降沿到来后变成J=0，K=1，则触发器的状态为（）。
420以下器件属于组合逻辑电路的是（）。
421由下降沿JK触发器组成异步二进制减法计数器时，最低为触发器的CP端接计数脉冲，其它各触发器CP接（）
422要将下降沿触发的JK触发器输出Q置1，输入为（）。
423按照功能的不同，寄存器可分为（）两大类：
424时序逻辑电路主要是由（）组成的：
425价值型销售中所说的（）是指对未来可能造成的损失的担忧。对于很多客户来说，这就是钱上的损失。从钱上触发（），往往是非常好的方式，对损失的分析是触发器之一。
426同时具备“置0、置1、保持和翻转”功能的触发器是（）。
427替代触发器的触发对象是（）
428D触发器的D与Q非相连，实现什么功能（）
429与非门构成的基本RS触发器，输入信号，其输出状态是（）。
430以下哪个是DML触发器发出的指令（）。
431电梯轿门门扇联动机构故障是由门扇联动开关触发器接触不良引起的，维修措施错误的有（）。
432KC04晶闸管移相触发器的触发方式是（）。
433已知R、S是与非门构成的基本RS触发器的输入端，则约束条件为（）。
434在异步二进制计数器中，从0开始，当十进制数位60使，需要触发器的个数位（）个。
435由与非门组成的RS触发器不允许输入的变量组合S·R为（）。
436在画触发器时序波形图时，如果不考虑门的时延，需要注意哪些问题？
4373利用施密特触发器的回差特性，可以将正弦波变换成（）。
438边沿触发器的触发方式是（）。
439由与非门构成的基本RS触发器中，当两个输入端都为1时，触发器（）。
440输入数字系统的信息必须转换成某种二进制代码，此时就需要（）来实现。
441TTL与非门组成的微分型单稳态触发器的恢复时间等于（）倍的RC。
442用（）辅以数据选择器，可以构成各种序列信号发生器。
443TTL维持阻塞D触发器在（）触发。
4447485是一个（）。
445555定时器构成的施密特触发器上限阈值电压是Vcc的（）倍。
446寄存器是由具有存储功能的触发器组合起来构成的，一个触发器可以存储（）位二进制代码。
447时钟RS触发器输入端S=R=0时，CLK=1，则触发器（）。
448在实际应用中，时钟触发器的R、S可以同时为１。（）
449D触发器具有置0和置1功能。（）
450对时钟控制触发器而言，时钟脉冲确定触发器状态何时转换，输入信号确定触发器状态如何转换。（）
451采用主从式结构，或者增加维持阻塞功能，都可解决触发器的“空翻”现象。（）
452RS触发器的约束条件RS=0表示不允许出现R=S=1的输入。（）
453JK触发器可完成：保持、置0、置1、计数四种功能。（）
454脉冲异步时序逻辑电路中的存储元件可以采用（）
455相同计数模的异步计数器和同步计数器相比，一般情况下（）
456以下哪一条不是消除竟争冒险的措施（）
457同步时序电路设计中，状态编码采用相邻编码法的目的是（）
458下面哪些器件不能够实现串行序列发生器
459下列触发器中，（）不可作为同步时序逻辑电路的存储元件。
460同步计数器和异步计数器比较，同步计数器的最显著优点是（）。
461静态存储器利用（）存储信息。
462动态RAM利用（）。
463只有暂稳态的电路是（）
464当用专用输出结构的PAL设计时序逻辑电路时，必须还要具备有（）。
465一个T触发器，在T=1时，来一个时钟脉冲后，则触发器（）。
466由主从JK触发器构成的电路如题19图所示，可知该电路实现的功能为（）
467题28图所示触发器具有（）功能。题28图
468欲将正弦信号转换成与之频率相同的脉冲信号，应用（）
469以下属于双稳态触发器的是（）。
470n级触发器构成的环形计数器，其有效循环的状态数为（）
471由n个触发器构成的移位寄存器，组成扭环形计数器时，其进位模为（）
472一个JK触发器的驱动方程为，则其逻辑功能与以下哪种触发器相同：
473一个JK触发器的驱动方程为（），则其逻辑功能与以下哪种触发器相同：
474一个D触发器的驱动方程为，则其逻辑功能与以下哪种触发器相同：
475仅具有“置0”、“置1”功能的触发器叫（）。
476如果用JK触发器来实现T触发器，则JK触发器的驱动端需要做如下的连接：
477在同步方式下，JK触发器的现态Qn=0，要使Qn+1=1，则应使（）。
478主从触发器的触发方式是（）
479要实现有效状态数为8的扭环计数器，则所需移位寄存器中的触发器个数为：
480要实现有效状态数为8的环形计数器，则所需移位寄存器中的触发器个数为：
481设计一个8421码加1计数器，至少需要（）触发器
482构造一个模10同步计数器，需要（）触发器
483设计一个6进制的同步计数器，需要（）个触发器。
484一位十进制计数器至少需要（）个触发器。
485如果用触发器和门电路来实现12进制的计数器，则至少需要个触发器：
486如果用触发器和门电路来实现12进制的计数器，则至少需要()个触发器：
48774LS160十进制计数器它含有的触发器的个数是（）
488禁止中断的功能可以由（）来完成。
489下列触发器中上升沿触发的是（）。
490扭环形计数器的特点是（）
491题l8图为同步RS触发器，已知SD=RD=l。在CP=1期间，当S=1，R=0时，触发器输出状态Qn+1为（）。
492同步时序逻辑电路中的存储元件可以是任意类型的触发器。（）
493所有类型的触发器其状态更新都发生在时钟触发沿上；（）
494所有类型的触发器其状态更新都发生在时钟触发沿上；（
495如果两个时序逻辑的状态转换关系以及所选择的触发器都相同，则其逻辑图也相同；（）
496仅具有保持和翻转功能的触发器是RS触发器。（）
497触发器有两个稳定状态：称为“1”状态，称为“0”状态（）
498D触发器的特性方程为Qn+1=D，与Qn无关，所以它没有记忆功能。（）
499异步时序逻辑电路中各个触发器所用的时钟触发沿不完全相同；（）
500实现同一功能的Mealy型同步时序电路比Moore型同步时序电路所需要的（）
‹1…456…10›