首页 › 答案 › 标签 › 触发器

触发器

501为避免主从JK触发器的一次变化问题，故在CP=1期间应确保J，K的输入状态保持不变。
502JK触发器只有J、K端同时为1，则一定引起状态翻转。
503组合逻辑电路通常由（）组合而成。
504T触发器的功能是（）
505用n个触发器构成计数器，可得到最大计数长度是（）。
506存储8位二进制信息要多少个触发器（）
507若将D触发器的D端连在端上，经100个脉冲后，它的次态Q（t+100）=0，则现态Q（t）应为（）。
508要使JK触发器的输出Q从1变成0，它的输入信号JK应为（）。
509下列有关数字技术与微电子技术的叙述中，错误的是（）。
510D触发器具有和置1的功能。
511施密特触发器主要用于脉冲波形的和变换。
512触发器的逻辑功能通常可用真值表、、状态图和激励表四种方法描述。
513构成一个六进制计数器最少要采用触发器。
514组合逻辑电路中一定包含门电路和触发器。
515施密特触发器在输入信号为0时，其状态可以是0，也可以是1。（）
516主从JK触发器的输出状态是在CP脉冲的边沿到来时改变的。（）
517同步时序逻辑电路中各触发器的时钟脉冲CP不是同一个信号。（）
518使用3个触发器构成的计数器最多有6个有效状态。（）
519欲使JK触发器实现翻转的功能，则输入端J应接，K应接1。
520能用于脉冲整形的电路是（）。
521（）能用于脉冲整形的电路。
522JK触发器功能：（）。
523在如题图10-2所示边沿触发器电路中，若CP的波形如图，试画出各触发器输出Q的波形。设各触发器初始状
524D触发器功能：（）。
525按各触发器的状态转换与时钟输入CP的关系分类，计数器可分（）。
526在时钟脉冲作用下，只具有置位、复位、保持三种功能的触发器是。（）
527在时钟脉冲作用下，（）只具有置位、复位、保持三种功能。
528使用3个触发器构成的计数器最多有8个有效状态。（）。
529用8421BCD码作为代码的十进制计数器，至少需要的触发器触发器个数是（）。
530计数模为2n的扭环计数器所需的触发器为n个
531计数器的模是指构成计数器的触发器的个数
532由或非门构成的基本RS触发器输入端RS为10时，次态为1
533Moore型时序电路：电路输出仅仅是触发器状态的函数
534RS触发器的输出状态QN+1与原输出状态QN无关
535在同步时序电路的设计中，若最简状态表中的状态数为2N，而又是用N级触发器来实现其电路，则不需检查电路的自启动性
536Mealy型时序电路：电路输出是输入变量与触发器状态的函数
537D触发器的特性方程为Qn+1=D，与Qn无关，所以它没有记忆功能
538构成一个7进制计数器需要3个触发器
539多谐振荡器与单稳态触发器的区别之一是
540五个D触发器构成环形计数器，其计数长度为
541以下各电路中，（）可以完成延时功能。
542四个触发器组成的环行计数器最多有（）个有效状态
543设计一个模10计数器需要（）个触发器。
544若要设计一个脉冲序列为1101001110的序列脉冲发生器，应选用（）个触发器。
545555定时器构成施密特触发器时，其回差电压为
546欲设计0，1，2，3，4，5，6，7这几个数的计数器，如果设计合理，采用同步二进制计数器，最少应使用（）级触发器。
547触发器有两个稳态，存储8位二进制信息要（）个触发器。
548当用专用输出结构的PAL设计时序逻辑电路时，必须还要具备有
549n位触发器构成的扭环形计数器，其无关状态数有
550要使JK触发器在时钟作用下的次态与现态相反，JK端取值应为
551关于维持阻塞型D触发器说法正确的是（）。
552当基本RS触发器的R=0，S=1时，输出端Q等于（）。
553RS触发器的输入有约束条件。（）
554JK触发器的逻辑功能有（）
555RS触发器的逻辑功能有（）
556T触发器的逻辑功能有（）
557N个触发器可以构成最大计数长度(进制数)为（）的计数器
558设计模值为36的计数器至少需要（）级触发器
559构成计数器的基本电路是（）
560计算机中的记忆装置的基本单元是？
561数字电子线路的单元电路有（）
562单稳态触发器有两个工作状态是稳态和（）.
563电位触发器也称为锁存器。
564施密特触发器是特殊的门电路，它的特点是改善了抗干扰度，但不具有波形整形能力
565中断允许触发器用来（）。
566触发器的逻辑功能可以用真值表.卡诺图.特性方程.状态图和波形图等5种方式来描述
567RS触发器特性方程为：Qn+1=S+RQn其约束条件为：RS＝0
568基本RS触发器由或非门G1.G2组成
569主从触发器在每个CP脉冲周期，（）。
570由时序逻辑电路的功能特点可知，任意时刻触发器电路的输出状态（）。
571当D触发器的现态时，为使每个CP脉冲该触发器翻转一次，D端应接至。（）
572将主从JK触发器的J和K端都接低电平，则在时钟脉冲CP的作用下特性方程应为。（）
573触发器虽然也是由门电路构成，但它与组合逻辑电路不同，具有逻辑状态的记忆功能。（）
574N个触发器可以构成最大计数长度为（）的计数器。
575单稳态触发器与多谐振荡器在状态的区别是（）。
576利用双稳态触发器存储信息的RAM称为（）。
577某自动控制系统中，微机与执行部件之间的接口电路应采用（）。
578单稳态触发器的输出脉冲宽度仅取决于电路本身的充放电时间参数，而与输入触发脉冲无关。（）
579对于JK触发器，输入J=0、K=1，CP脉冲作用后，触发器的应为（）。
580存储8位二进制信息要（）个触发器
581使触发器呈计数状态的控制函数是（）。
582具有“置0”“置1”“保持”“翻转”功能的触发器叫（）。
583时序逻辑电路中一定包含（）
584一个触发器必须有两个稳定状态，可以表示两位二进制码。（）
585采用边沿触发器是为了防止空翻。（）
586同步时序电路和异步时序电路的最主要区别是，前者的所有触发器受同一时钟脉冲控制，后者的各触发器受不同的时钟脉冲控制。（）
587主从触发器存在“一次翻转”现象。（）
588数字系统中，能实现精确定时的电路是（）。
589若将输入脉冲信号延迟一段时间后输出，应用（）电路。
590改变（）之值不会影响555构成单稳态触发器的定时时间tw。
591如果把D触发器的输出反馈连接到输入D，它输出Q的脉冲波形的频率为CP脉冲频率f的（）。
592如果触发器的次态仅取决于CP（）时输入信号的状态，就可以克服空翻。
593维持阻塞型D触发器的状态由CP（）时D的状态决定。
594如果把触发器的JK输入端接到一起，该触发器就转换成（）触发器。
595两个与非门构成的基本RS触发器，当Q==0时，当两个输入信号和时触发器的输出Q会（）。
596RS触发器、JK触发器均具有状态翻转功能
597主从RS触发器在CP=期间，R、S之间不存在约束。（）
598基本RS触发器的输入直接控制其输出状态，所以它不能称为（）触发器。
599主从JK触发器Q的状态是在时钟脉冲CP（）发生变化。
600构成一个7进制计数器需要3个触发器（）
‹1…567…10›