首页 › 答案 › 题库 › 知到智慧树

未分类

38101TTL电路在正逻辑系统中，以下各种输入（）相当于输入逻辑“0”。
38102对以下电路，逻辑功能描述正确的是（）。
38103组合逻辑电路通常由门电路和寄存器组合而成。（）
381044个不同进制的数376.125D、567.1O、110000000B、17A.2H,按大小排列的次序为
38105因为逻辑表达式A+B+AB=A+B成立，所以AB=0成立。 （）
38106已知下面的真值表，写出逻辑函数式为（）。
38107最小项A′BC′D的逻辑相邻最小项是（）。
38108十六进制数(7C)16转换为等值的十进制、二进制和八进制数分别为（）。
38109进程语句本身是并行语句，但其内部是顺序执行的。
38110WAIT FOR 20ns 也能进行综合。
38111VHDL语言是一种类型特性很强的语言，要求操作对象和操作数的数据类型必须一致，不能将不同类型的信号连接起来。
38112信号是个全局量，其赋值是立即生效的。
38113变量能用于VHDL内部程序间的信号传递。
38114在VHDL中使用的库都必须声明。
38115INOUT是双向信号，在表达式的右边使用时信号来自外部。
38116断电后CPLD中的数据会丢失。
38117PAL和GAL器件需要使用专门的编程器编程。
38118VHDL中并行信号赋值语句有以下哪几种？
38119VHDL语言的数据对象有以下哪些？
38120VHDL中有以下那几个错误等级类型用来表示系统的状态？
38121一个完整的VHDL程序包含以下那几个部分？
38122VHDL语言中端口的描述有以下几种模式？
38123VHDL中常用的库有？
38124VHDL中的子程序包含以下哪些语句？
38125状态机描述语句一般包含以下哪几个部分？
38126常用的顺序语句有？
38127简单的可编程逻辑器件有？
38128常量的正确表达格式是？
38129在下面程序结构（）中执行的语句是并行语句？
38130有优先级关系的语句是？
38131布尔表达式Y=AB+C的正确表达式是？
38132能在进程之间传递信息的数据对象是？
38133变量不能使用的程序结构部分是？
38134VHDL语言优先级最高的运算符是?
38135Q0为输出信号，但内部设计会用到其反馈信号，其正确的端口说明是?
38136能反馈输出信号至内部的端口模式是?
38137VHDL语言端口模式中不允许内部引用该端口信号的是？
38138下面哪种VHDL库使用时不需声明？
38139VHDL语言程序结构中必不可少的部分是?
38140可以多次编程的器件是？
38141可编程逻辑器件PLD的基本结构形式是？
38142下列A/D转换器速度最慢的是（）。
381438位逐次逼近型A/D转换器，如所加时钟频率为200 kHZ，则完成1次转换需要的时间为（）。
3814410位倒T型电阻网络DAC的电阻网络中，电阻取值有（）种。
38145将幅值上、时间上离散的阶梯电平统一归并到最邻近的指定电平的过程称为（）。
381468位D/A转换器当输入数字量只有最高位为高电平时输出电压为5V，若只有最低位为高电平，则输出电压为（）。若输入为10001000，则输出电压为（）。
38147A/D转换的一般步骤包括（）、（）、（）和（）。
38148在位数不同的D/A转换器中，分辨率最高的是（）。
38149为使采样输出信号不失真地代表输入模拟信号，采样频率fs和输入模拟信号的最高频率fim的关系是fs（）fim。
38150D/A转换器的位数越多，转换精度越高。
38151D/A转换器的最大输出电压的绝对值可达到基准电压VREF。
38152权电阻网络D/A转换器的电路简单且便于集成工艺制造，因此被广泛使用。
38153在相同的基准电压下，D/A转换器的位数越多，能够分辨的最小输出电压变化量就越小。
38154一个无符号10位数字输入的DAC，其输出电平的级数为（）。
38155多谐振荡器的输出信号的周期与阻容元件的参数成正比。
38156单稳态触发器的暂稳态时间与输入触发脉冲宽度成正比。
38157施密特触发器的正向阈值电压VT+一定大于负向阈值电压VT-。
38158施密特触发器可用于将三角波变换成正弦波。
38159单稳态触发器的暂稳态维持时间用tW表示，与电路中RC成正比。
38160555定时器的TH端、TR端的电平分别小于2VDD/3和VDD/3时定时器的输出状态是（）。
38161555定时器的2脚、6脚接在一起构成（）。
38162以下各电路中，可以产生脉冲用于定时的是（）。
38163用555定时器组成施密特触发器，当输入控制端CO外接10V电压时，回差电压为（）。
38164石英晶体多谐振荡器的最突的出优点是（）。
38165一个由555定时器构成的单稳态触发器的正脉冲宽度为（）。
38166只有暂稳态的电路是（）。
38167环形计数器在每个时钟脉冲CP作用时，仅有一位触发器发生状态更新。
38168环形计数器如果不作自启动修改，则总有孤立状态存在。
38169同步二进制计数器的电路比异步二进制计数器复杂，所以实际应用中较少使用同步二进制计数器。
38170由两片74LS161芯片构成29进制加法计数器，两片计数器芯片的连接方式有（）。
38171下面几项属于时序逻辑电路的是（）。
38172移位寄存器的逻辑功能包括（）。
38173n位扭环形计数器中，无效状态的个数为（）。
38174一个5位的二进制加计数器，由00000状态开始，经过75个时钟脉冲后，此计数器的状态为（）。
38175N个触发器可以构成最大计数长度（进制数）为（）的计数器。
38176要构成七进制计数器，（）。
38177一个4位串行数据输入的移位寄存器，时钟脉冲频率为1kHz，完成转换4位并行数据输出的时间为（）。
38178Mealy型时序逻辑电路的输出是（）。
38179一般情况下，时序逻辑电路在结构上包含（）。
38180主从JK触发器、边沿JK触发器和同步JK触发器的逻辑功能完全相同。（）
38181触发器的输出包含两个暂稳态。
38182JK触发器初始状态Q=1，欲使JK触发器次态按Q*=1工作，可使JK触发器的输入端（）。
38183JK触发器（）。
38184能够存储二值信息的器件有（）。
38185寻址容量为16K×8的RAM需要（）根地址线。
38186某存储器具有8根地址线和8根双向数据线，则该存储器的容量为（）。
38187对于D触发器，若CP脉冲到来前所加的激励信号D＝１，可以使触发器的状态（）。
38188JK触发器处于翻转状态时，输入信号的条件是（）。
38189下列哪一种触发器容易产生“直通”问题？（）
38190使触发器的状态变化分两步完成的触发方式是（）。
38191当与非门构成的基本SR锁存器处于置0状态时，其输入信号S、R取值应为（）。
38192组合逻辑电路由逻辑门和触发器构成。
38193串行进位加法器的缺点是运算速度慢，优点是电路结构简单。超前进位加法器的优点是运算速度快，缺点是电路结构复杂。
38194能实现两个1位二进数和来自低位的进位相加的电路叫全加器。
38195组合逻辑电路中的竞争-冒险是由于（）引起的。
38196设计一个裁判表决电路。裁判组由三人组成，分别为：主裁判A，副裁判B和副裁判C。判定比赛的规则如下：只有当两个或两个以上裁判支持，并且其中有一个是主裁判时，比赛结果的裁决才有效。令A、B、C为1表示支持，为0表示反对。裁决结果Y为1表示有效，Y为0表示无效。下列表达式中能实现改电路功能的是（）。
38197双四选一数据选择器构成的组合逻辑电路，输入变量为A、B、C，输出逻辑函数为F1、F2，其功能为（）。
38198用4选1数据选择器不能实现3变量的逻辑函数。
38199消除组合逻辑电路“竞争-冒险”的方法有（）。
38200一个八选一的数据选择器，（）数据输入端。
‹1…381382383…3096›