首页 › 答案 › 题库 › 知到智慧树

未分类

38201在下列选项中，不是组合电路的有（）。

38202当编码器74HC148的输入端I1’、I5’、I6’、I7’为低电平，其余输入端为高电平时，则输出的编码信号为（）。

38203一个译码器若有100个译码输出端，则译码输入端有（）个。

38204CMOS门电路可以把输出端并联使用以实现“线与”逻辑。

38205TTL与非门输入端接+5V时，逻辑上属于输入“1”。

38206CMOS 电路比 TTL 电路功耗大。

38207对于TTL与非门，只要有一个输入为低电平，输出即为高电平，所以对与非门多余输入端的处理不能接低电平。

38208CMOS "OD门" 的输出端可连接在一起实现“线与”。

38209或非门的多余输入端不能接高电平。

38210基本型的TTL门电路输出端不允许相互并联，否则将损坏器件。

38211CMOS数字集成电路与TTL数字集成电路相比突出的优点是（）。

38212三极管作为开关使用时，要提高开关速度，可（）。

38213以下电路中可以实现“线与”功能的有（）。

38214对于TTL与非门，其闲置输入端的处理，可以（）。

38215TTL电路是（）的集成电路。

38216CMOS逻辑电路是以（）为基础的集成电路。

38217能实现总线连接方式的门为（）。

38218逻辑表达式Y=AB可以用（）直接实现。

38219对逻辑函数Y=A + B+ C+B 利用代入规则，令A=BC代入，得Y= BC + B+ C+B = C+B 成立。

38220已知逻辑函数A+B=A+C，AB=AC，则B=C

38221“同或”逻辑功能是两个输入变量A、B相同时，输出为1；A、B不同时，输出为0。

38222L等于A和B的异或，其表达式是L=A+B

38223与逻辑是至少一个条件具备事件就发生的逻辑。

382248421BCD码是二－－十进制码。

38225在何种输入情况下（），“或非”运算的结果是逻辑0。

38226求一个逻辑函数F的对偶式，可将F中的（）。

38227逻辑变量的取值１和０可以表示（）。

38228F=ABCD'+ABD+BCD'+ABC+BD+BC'化简为最简与或式（）。

38229在同一逻辑函数式中，下标号相同的最小项和最大项是（）关系。

38230在函数L（A，B，C，D）=AB+CD的真值表中，L=1的状态有（）。

38231利用卡诺图化简逻辑函数时,8个相邻的最小项可消去（）个变量。

38232已知两输入逻辑变量AB和输出结果Y的真值表如下表，则AB的逻辑关系为（）。

38233利用约束项化简逻辑函数时，约束项应看成（）。

38234以下几种编码中，可靠性编码是（）。

38235常用的BCD码有（）。

38236矩形脉冲信号的参数有（）。

38237与八进制数(47.3)8等值的数为（）。

38238与模拟电路相比，数字电路主要的优点有（）。

38239有符号二进制数-89的补码为（）。

38240二进制数+1011的反码为（）。

38241十进制数43可转换为（）8421BCD码。

3824210位D/A转换器的分辨率为（）

38243DAC0808属于（）电路结构的D/A转换器？

38244n位并联比较型A/D转换器的电路中通常包括（）电压比较器和（）触发器。

38245若10位的逐次渐进型A/D转换器，取时钟信号的频率为1MHz，则完成一次转换操作需要的时间是（）

38246下列（）结构的ADC抗干扰能力最强.A.逐次逼近型

38247有一个8位A/D转换器，其参考电压为5V则1LSB大约等于（）。

38248下列A/D转换器中，转换速度最快的是（）

38249衡量A/D转换器性能的主要性能指标是（）和（）。

38250已知被转换信号的上限频率为10KHZ，则A/D转换器的采样频率至少应高于（），完成一次转换所用的时间小于（）。

382518位D/A转换器当输入数字量只有最高位为高电平时输出电压为5V，若只有最低位为高电平，则输出电压为（）mV，若输入为10001000，则输出电压为（）V。

38252555定时器构成的多谐振荡器如下图所示，其震荡周期约为（）。

38253单稳态触发器输出的脉冲宽度和（）有关。

38254下列电路中具有两个暂稳态的是（）

38259用4片256字×4位的RAM构成1024字×4位RAM时，一般采用字扩展的办法，这时高位地址码A8、A9需经（）后送到各片256字×4位的片选端以实现字扩展。

38260为了构成4096×8的RAM，需要（）片1024×4的RAM。

38261某RAM有8根数据线，8位地址线，则其存储容量为（）。

382622048×8位RAM芯片，其数据线的个数是（）

38263ROM主要由（）和（）两部分组成。

38264半导体存储器按功能分为（）和（）两种。

38265只能读出数据，不能更改数据的存储器是（）。

38266采用中规模加法计数器74LS163构成的电路如图所示，该电路是（）进制加法计数器。

38267采用触发器构成计数器，计数器的输入、输出波形如图所示，至少需要（）个触发器。

38268有一个左移移位寄存器，当预先置入1011后，其串行输入端固定接0，在4个移位脉冲CP作用下，四位数据的移位过程是（）

38269若JK触发器的原状态为0，欲在CP作用后仍保持为0状态，则激励函数JK的值应是（）。

38270具有约束条件的触发器有（）

38271用8级触发器可以记忆（）种不同的状态。

38272下表所示为某电路的真值表，输入为S3、S2、S1、S0，输出为Y1、Y0，此电路称为（）。

38273下列（）器件任何时刻只允许有1个有效信号到达输入端。

38274串行加法器进位信号采用（）传递，而并行加法器的进位信号采用（）传递。

38275采用4位比较器7485对两个四位二进制数进行比较时，先比较（）位。

38276优先编码器输入为

38277下图所示组合逻辑电路，其逻辑功能相当于一个（）。

38278下列（）的输入端允许悬空。

38279下列（）输出不允许并联使用。

38280由TTL门组成的电路如下图所示，已知它们的输入短路电流为IS=1.6mA，高电平输入漏电流IH=40μA，试问：当A=B=1时，G1的（）电流为（）；A=B=0时，G1的（）电流为（）。

38281TTL电路驱动CMOS电路，仅考虑（）。

38282下列各门电路中（）的输出端可以并联使用。

38283已知如下门电路是CC4000系列的CMOS电路，问门电路的输出是（）状态。

38284CMOS门电路多余输入端可以（）处理。

38285若将一TTL异或门（输入端为A、B）当作反相器使用，则A、B端应（）连接。

38286已知逻辑函数F=A(B+DC)，选出下列可以肯定使F=1的状态是（）

38287某一逻辑函数真值表确定后，下面描述该函数功能的方法中，具有唯一性的是（）

382881985个1连续异或(1⊕1⊕1⊕…)的结果是（），单数个1连续异或的结果是（），双数个1连续异或的结果是（）

38289在下列编码中，（）编码方式抗干扰能力强。

38290将(57.6)8进行数制转换时，转换错误的是（）

38291同模拟信号相比，数字信号具有（）性，一个数字信号只有（）种取值，分别表示为（）和（）。

38292数字信号是指幅度和相位都是离散的信号。

38293由555定时器构成的施密特触发电路，电路构成非常简单，只需将555定时器的（）连接到一起，从3脚输出就可以了。

38294采用不可重复触发型单稳态触发电路时，若触发器进入暂稳态，在暂稳态还未结束时又再次受到触发，此时输出脉宽可在此前暂稳态时间的基础上再展宽一个完整的暂稳态时间。（）

38295施密特触发电路的正向阈值电压VT+一定大于负向阈值电压VT-。（）

38296单稳态电路的暂稳态维持时间用tW表示，它与电路中的参数RC成正比。（）

38297欲将不规则的输入波形变换为幅度和宽度都相同的矩形脉冲，应选择（）。

38298555定时器的5脚悬空，其TH端、TR端的电平分别大于2Vcc/3和Vcc/3时，则此时定时器的输出Q的状态是（）。

38299关于单稳态电路特点，下面叙述中正确的有（）。

38300在555定时器组成的三种常用电路中，能自动产生周期为T=0.7（R1+2R2）C的脉冲信号的电路是（）。

‹1…382383384…3096 ›