首页 › 答案 › 题库 › 慕课

未分类

179301网络体系结构的分层有哪些好处

179302下列几种不同类别的网络中，作用在较广泛区域的网络有

179303下列属于对因特网协议进行的管理的组织是

179304网络按照覆盖面积大小可以分为

179305计算机网络中，终端之间能否通信取决于

179306在链路层使用循环冗余检验，能够实现无比特差错的传输

179307下列属于传输差错的有

179308要发送的数据为101110。采用CRC的生成多项式是P(X)=X^3+1。请问添加在数据后的尾数为

179309下列属于检错方法的是

179310时分复用方式下，不同用户不能占用同样的带宽频率

179311四个站点进行码分多址CMDA通信，其序列分别为A（-1-1-1+1+1-1+1+1）、B（-1-1+1-1+1+1+1-1）、C（-1+1-1+1+1+1-1-1）、D（-1+1-1-1-1-1+1-1）。现收到序列（-1+1-3+1-1-3+1+1），请问哪些站点发送了消息

179312下列属于物理层的信道复用技术包括

179313下列不属于复用技术的是

179314TCP/IP模型中，网络层的主要功能为

179315在OSI模型中，规定应用层服务之间传输数据的表示方式的是

179316以下工作于OSI参考模型数据链路层的设备是

179317下列选项中，不属于网络体系结构所描述的内容是

179318在OSI参考模型中，自下而上第一个提供端到端服务的层次是

179319下列属于运输层协议的是

179320在高速网络中，比特传播更快

179321下列哪些因素可能会导致丢包率较大

179322假设接收方收到消息即立即发送确认，往返时间与下列哪些因素有关

179323分组在每个节点传输时，时延包括

179324下列哪种性能指标刻画了单位时间内网络中通过的数据量

179325电路交换中，在通话的全部时间内，通话的两个用户始终占用端到端的通信资源

179326由于没有排队、存储转发等因素造成的时延，电路交换的效率要高于分组交换

179327以下属于网络核心的设备有

179328通过网络链路和交换机移动数据的基本方式为

179329公共因特网中，边缘的接入网络通过分层的ISP结构与其他部分相连。ISP层次结构中，（）直接与其它同层ISP相连，并覆盖国际区域。

179330下列属于引导性媒介的有

179331用户到因特网的有线宽带接入方式包括

179336网络边缘的端系统之间两大类通信方式为（）和（）

179341定义了两个或多个通信实体之间交换的报文格式和次序，以及在报文传输、接收或其他事件方面所采取动作的是

179342除了从工作方式的角度来理解因特网，还可以从为应用程序提供服务的基础设施的角度来描述因特网。以下哪一项不属于因特网的应用程序服务

179343虽然因特网的拓扑结构复杂，在地理上覆盖了全球，但从其功能及物理位置看，可以分为哪两大块

179344网络协议的三要素为语法、（）、同步

179345一个十进制加法计数器需要由十个JK触发器组成。

1793463位二进制计数器，最多能构成模值为6的计数器。

179347两片16进制中规模集成电路计数器级联后，最大计数容量为256。

179348一个状态转换图中，如果有S1、S2两个状态在同样的输入下有同样的输出，并且新转换的次态也一样，则这两个状态可以简化为1个状态。

179349若要设计一个脉冲序列为1101001110的序列脉冲发生器，应选用10个触发器。

179350所谓时序电路的自启动是指电路通电后，经过一个或多个时钟后能够自动进入到有效循环。

179351构成时序电路的触发器如有n个，则该电路就有2?个状态，凡是被利用了的状态就叫有效状态，没有被用到的状态就叫无效状态。有效状态构成的循环叫有效循环。

179352把触发器的驱动方程代入特性方程得其状态方程。

179353用中规模芯片设计任意进制计数器时，同步置零和异步置零会差一个状态。

179354多片74LS161，想设计50进制计数器，芯片级联方法有串行进位和并行进位法，其中并行进位法更经济可靠。

179355有1片74LS161，想设计5进制计数器，可以用置零法、置数法。其中置零法更可靠。

179356时序逻辑电路的特点是：电路任一时刻的输出状态与同一时刻的输入信号有关，与原有状态没有任何的联系。

179357有1片74LS161，想用置零法设计5进制计数器，答案有（）种。

179358现有1片74LS161，想用置数法设计5进制计数器，答案有（）种。

179359使用N进制计数器芯片设计M进制计数器，MN时，下面关于置零法设计任意进制计数器的几种说法，错误的是（）。

179360时序逻辑电路中必须有时钟输入信号，可以没有其他输入信号。

179361时序逻辑电路按输出特点可分为米利型和穆尔型。米利型：输出不仅取决于存储电路的状态，而且还决定于电路当前的输入。穆尔型：输出仅决定于存储电路的状态，与电路当前的输入无关。

179362同步时序电路是指所有触发器状态的变化都是在同一时钟信号操作下同时发生。异步时序电路是指各触发器不是在同一时钟作用下同时翻转。

179363时序逻辑电路按动作特点可分为：同步时序电路和异步时序电路。

179364描述时序逻辑电路功能有多种方法，它们在本质上是相同的，即从不同侧面突出了时序逻辑电路的特点，但它们之间不可以互相转换。

179365下面关于时序电路功能描述中的方程组的描述错误的是（）。

179366下面不是时序逻辑电路的功能描述方法的是（）。

1793672片RAM2114（容量为1024x4）进行了存储器位扩展后，整个存储器的容量为1024x8。

17936816x4的ROM只可以实现1个4变量的函数。

179369只读存储器ROM在运行时具有可读可写功能。

179370用16x4的ROM实现函数可以实现4变量的函数4个。

179371半导体存储器按存取功能分有静态存储器和动态存储器2种。

179372静态存储器在读/写的同时需要进行数据刷新，动态存储器则不存在刷新问题。

179373一个容量为16384的ROM，每个字8位，则它有12条地址线。

179374两片存储容量为32K*8的EPROM，进行字扩展后其存储容量为（）。

179375利用MOS管栅极电容对电荷的暂存作用存储信息的为（）RAM。

179376N个触发器可以构成能寄存（）位二进制数码的寄存器。

179377两片存储容量为32K*8的EPROM，进行位扩展后其存储容量为（）。

179378存储容量为8K*8的ROM，有（）根地址线。

179379在SR触发器上添加了两根反馈线，即S=JQ,R=KQ’，就构成了JK触发器。

179380JK触发器解决了SR触发器的输入约束问题，即J、K两个输入端能同时有效。

179381下面触发方式，抗干扰能力最强的是（）。

179382下面哪种触发方式抗干扰能力最强（）。

179383锁存器输入信号的状态有有效和无效两种，可以是高电平有效，也可以是低电平有效，具体要根据内部电路确定。

179384锁存器输入信号的状态有两种：有效和无效，实际应用中输入信号大部分时间是无效的。

179385D锁存器的输出对输入透明，即时钟信号有效期间输入是什么，输出就是什么，所以锁存器抗干扰强。

179386基本的SR锁存器有与非门和或非门两种构成方式。与非门构成的输入信号是高电平有效。

179387Q称为锁存器或触发器的状态，也称现态，他和其他输入信号一起影响锁存器或触发器的新的状态Q*，所以将Q称为状态变量。

179388关于基本存储单元的功能及特点，下列说法错误的是（）

179389数字电路中需要存储记忆，对基本存储单元的要求是能够存储记忆1和0，我们用两个稳定的状态：0态和１态来表示，下面关于0态和1态描述正确的是（）。

179390元件例化语句的引脚映射就是对用在主程序中的元件的引脚在主程序中应该如何连接做一说明。

179391always语句可以看成一无限循环语句。

179392initial语句没有触发条件，只执行一次；always语句也没有触发条件，但可以执行无限次。

179393非阻塞赋值语句“=”，常用于时序逻辑电路的设计，在一个块语句内，采用非阻塞赋值语句的变量只有在块内的语句全都执行完毕后才被赋予新的数值，此前都保持原来的值。

179394在一个块语句中，如果有多条阻塞赋值语句，在前面的赋值语句没有完成之前，后面的语句就不能被执行，就像被阻塞了一样，因此称为阻塞赋值方式。

179395VerilogHDL语言中，阻塞赋值的符号为()。

179396条件语句有两种：If-else语句和case语句，关于二者的区别下面描述不正确的是（）。

179397If-else条件语句：if（表达式）语句1；其中表达式就是条件，表达式可以有多种表达形式，但下面（）不可以。

179398下面for循环语句：for(i=0;i=6;i=i+1)s=s+1；循环执行次数为（）。

179399always语句的敏感信号表达式又称事件表达式或敏感表，关于敏感信号表达式下面描述中错误的是。

179400always语句必须使用敏感信号表达式。

‹1…179317941795…2612 ›