首页 › 答案 › 题库 › 慕课 › 未分类

always模块只能描述时序逻辑。

always模块只能描述时序逻辑。
A.正确
B.错误
正确答案：错误

标签：电子线路设计测试与实验时序模块

上一条：assign语句只能描述组合逻辑。

下一条：and是Verilog语法中预先定义了的门级原型。