首页 › 答案 › 题库 › 慕课 › 未分类

and是Verilog语法中预先定义了的门级原型。

and是Verilog语法中预先定义了的门级原型。
A.正确
B.错误
正确答案：正确

标签：电子线路设计测试与实验原型语法

上一条：always模块只能描述时序逻辑。

下一条：Verilog语法中通过拼接运算符{}来将两个小位宽的数据组合成大位宽的数据。