首页
›
答案
›
题库
›
慕课
›
未分类
下列哪一个表述是正确:
下列哪一个表述是正确:
A.always@(posedge CLK or RST)
B.always@(posedge CLK or negedge RST or A)
C.always@(posedge CLK or D or Q)
D.always@(posedge CLK or negedge RST)
正确答案:always@(posedge CLK or negedge RST)
标签:
EDA技术与Verilog
上一条:
含清0控制的锁存器module LATCH2(CLK,D,Q,RST);output Q;input CLK,D,RST;assign Q=(!RST)?():(CLK?D.Q);endmodule空格处应该填入:
下一条:
module CNT4(CLK,Q);()output [3:0] Q; input CLK;reg [3:0] Q ;always @(posedge())Q = Q+1 ; endmodule