首页 › 答案 › 标签 › EDA技术与Verilog

EDA技术与Verilog

1用逻辑门描述一个全加器，是属于那个设计层次：
2module cnt32(input clk,（）output reg[31:0] q);always @(posedge clk)q = q + 1b1;endmodule上述HDL程序是用什么语言写的？
3ModelSim是那种EDA工具：
4Verilog RTL代码经过综合后生成：
5EDA发展历程，下列中那个次序是对的？
6接近真实器件运行特性的仿真，仿真文件中己包含了器件硬件特性参数，因而，仿真精度高。这句说的是那种仿真：
7Verilog可以完全完成下列哪些设计层次的描述
8下列哪些是可以借助计算机上的EDA软件来完成的：
9常见的HDL语言有：
10下列设计流程次序说明中，那些是正确的：
11在FPGA设计流程中，下列哪些是常用EDA工具：
12Quartus具有哪些类型EDA工具的功能：
13IP是EDA技术中不可或缺的一部分，下列哪些是常见处理器IP
14SOPC包含：
15Verilog可以描述门级网表
16EDA的中文含义是电子设计自动化
17EDA是英文Electronics Design Automation的缩写
18HDL是Hardware Description Language的缩写
19Verilgo程序编写设计流程中的第一步：HDL文本输入
20整个综合过程就是将设计者在EDA平台上编辑输入的HDL文本、原理图或状态图形描述，依据给定的硬件结构组件和约束控制条件进行编译、优化、转换和综合，最终获得门级电路甚至更底层的电路描述网表文件。
21EDA工具不是一种软件，而是一个机械工具
22在EDA技术术语中，IP是Internet Protocol（网际互连协议）的缩写
23硬IP是HDL源码形式提供的，很容易进行设计修改。
24HDL语言已经成熟，近十年来，没有出现新的HDL语言
25C语言综合已经渐渐成为可能，已经出现可以使用的C综合工具
26Verilog综合的最后输出是x86的二进制机器吗指令序列
27Verilog语法类似于C语言
28支持RISC-V处理器RV32I指令集的CPU Verilog源代码可以认为是IP
29SOC是SYSTEM ON A CHIP的缩写
30以下哪个可编程器件是基于与阵列可编程或阵列不可编程的原理：
31下列对FPGA结构与工作原理的描述错误的是：
32以下关于CPLD的描述正确的是：
33下列关于FPGA可编程原理的说法，那个是正确的（）。
34MAX3000A主要包括了哪几个主要部分？
35下面哪些器件属于复杂PLD：
36从结构上看，PLD器件能够分为以下几类结构：
37以下可编程器件原理基于与或阵列的有：
38以下关于FPGA的描述正确的是：
39在JTAG边界扫描测试，以下关于边界扫描I/O引脚功能的描述正确的是：
40JTAG接口有哪些功能：
41FPGA配置方式包括：
42目前大多数CPLD采用了Flash工艺。
43JTAG是IEEE定义的边界扫描测试规范。
44基于SRAM的FPGA具有掉电易失性，对该类器件的编程一般称为配置。
45简单PLD器件都是基于与或阵列。
46CPLD编程和FPGA配置可以使用专用的编程设备，也可以使用下载电缆。
47PLD的中文全称是什么？
48什么是OLMC？
49CPLD的中文全称是什么？
50FPGA的中文全称是什么？
51任一可综合的最基本的模块都必须以什么关键词为开头：
52下列哪个数字最大：
53Y=a;是：
54module EXAPL(R);parameter S=4;output [2*S:1] R;integer A;reg [2*S:1] R;always@(A)beginR=A;endendmoduleR经过A赋值后是多少位的：
55output signed [7:0] y;input signed [7:0] a;assign y=(a2);若a=10101011，则输出y等于：
56下面哪一个不是标识符：
57下列哪一个是正确的：
58A=4’b1011, B=4’b1000，则下列正确的是：
59若底层的模块语句和参数表述为module SUB ；(parameter S1=5, parameter S2=8, parameter S3=1)(A,B,C);在上层的例化语句中的表述为SUB ；(S1(7), S2(3), S3(9))U1(A(AP), B(BP), C(CP)); 则例化后，S2给定的值为：
60下面那些是Verilog的关键字
61下列哪些是Verilog中的循环语句关键词：
62位置关联法，关联表述的信号位置可以不固定：
63对于BCD码加法器的设计，如果低位BCD码的和大于等于9，则使和加上6，且有进位：
64assign引导的连续赋值语句属于并行赋值语句吗
65在过程语句always@引导的顺序语句中, 被赋值信号不一定是reg型变量
66下列两项的值是一样的：4d94b1001
67时钟上升沿敏感的关键词是：
68含清0控制的锁存器module LATCH2(CLK,D,Q,RST);output Q;input CLK,D,RST;assign Q=(!RST)?（）:(CLK?DQ);endmodule空格处应该填入：
69下列哪一个表述是正确：
70module CNT4(CLK,Q);（）output [3:0] Q;　input　CLK;reg [3:0] Q ;always @(posedge（）)Q = Q+1 ; endmodule
71module SHFT1(CLK,LOAD,DIN,QB);　 output QB;　input CLK,LOAD;　 input[7:0] DIN; reg[7:0]　REG8;　 always @(posedge CLK)if(LOAD)REG8=DIN ;（）else（）=REG8[7:1];　 assign QB = REG8[0] ;　 endmodule空格处应该填入：
72含同步复位控制的D触发器module DFF2(input CLK, input D, input RST, output reg Q);always@(posedge CLK)Q=（）?0:D;endmodule空格处应该填入：
73含清0控制的锁存器module LATCH3(CLK,D,Q,RST);output Q;input CLK,D,RST;（）Q;always@(D or CLK or RST)if(!RST)Q=0;else if(CLK)Q=D;endmodule空格处应该填入：
74module CNT4(CLK,Q);（）output [3:0] Q;　input　CLK;reg（）Q1 ;（）always @(posedge CLK)Q1 = Q1+1 ;assign Q = Q1;（）endmodule空格处应该填入：
75module FDIV0(input CLK, RST,input [3:0] D, output PM, output [3:0] DOUT);reg [3:0] Q1; reg FULL;wire LD;always@(posedge CLK or negedge RST)if(!RST)begin Q1=0; FULL=0; end　else if(LD)begin Q1=D; FULL=1; end　else begin Q1=Q1+1; FULL=0; endassign LD=(Q1==4&#
76下列哪些是正确的：
77module SHFT1(CLK,LOAD,DIN,QB);　 output QB;　input CLK,LOAD;　 input[7:0] DIN; reg[7:0]　REG8;　 always @(posedge CLK)if(LOAD)REG8=DIN ;（）else REG8[6:0]=REG8[7:1];　 assign QB = REG8[0] ;　 endmodule该程序实现的功能为：
78module SHIF4(DIN,CLK,RST,DOUT);input CLK,DIN,RST; output DOUT;reg [3:0] SHFT;always@(posedge CLK or posedge RST)if(RST)SHFT=4B0;else begin SHFT=(SHFT1);SHFT[3]=DIN;endassign DOUT=SHFT[0];endmodule该程序实现的功能是：
79异步复位是指复位信号依赖于时钟信号
80同步复位是指复位信号独立于时钟信号
81对于锁存器，当时钟CLK为高电平时，输出Q才随D输入的数据而改变；而当CLK为低电平时将保存其在高电平时锁入的数据。
82拥有单一主控时钟的时序电路属于异步时序电路
83对于实用加法计数器，同步加载信号LOAD独立于时钟
84Vn是向左移动n位
85对于同步加载计数器，加载信号LD依赖于时钟信号。
86对于含清零控制的锁存器，异步清零信号依赖于时钟信号。
87在always过程语句中，若定义某变量为异步低电平敏感信号，则在if条件语句中应该对敏感信号表中的信号有匹配的表述
88编译时出现了以下错误提示：Error(10170): Verilog HDL syntax error at dec4（）16xv(5)near text 3;　expecting an identifier代码中的第5行为output reg[15:0] 3yn这里代码的错误可能是什么？
89编辑矢量波形文件进行仿真时，需要编辑的是
90从代码always@（posedge CLK　or negedge RST）可以看出：
91若欲将仿真信号的数据显示格式设置为16进制，应选择属性为：
92错误提示：Error(12007): Top-level design entity CNT4b is undefined可能是以下哪种错误；
93下列代码含义为（），input clk /*synthesis chip（）pin= G21
94下列代码含义为（），（*synthesis，keep*）wire i；
95在使用LPM定制ROM时调用的数据文件的格式有：
96QuartusII支持哪些设计输入方式：
97引脚锁定可以用下列哪些方法实现
98下列属于全程编译的处理操作是：
99按照仿真的电路描述级别的不同，HDL仿真器可以完成：
100下列属于FPGA的编程下载文件的有
‹12›