首页
›
答案
›
题库
›
慕课
›
未分类
含清0控制的锁存器module LATCH2(CLK,D,Q,RST);output Q;input CLK,D,RST;assign Q=(!RST)?():(CLK?D.Q);endmodule空格处应该填入:
含清0控制的锁存器module LATCH2(CLK,D,Q,RST);output Q;input CLK,D,RST;assign Q=(!RST)?():(CLK?D.Q);endmodule空格处应该填入:
A.CLK
B.D
C.Q
D.0
正确答案:0
标签:
EDA技术与Verilog
空格
上一条:
时钟上升沿敏感的关键词是:
下一条:
下列哪一个表述是正确: