首页 › 答案 › 题库 › 慕课 › 未分类

不完整的条件语句的描述，是Verilog描述时序电路的途径之一。

不完整的条件语句的描述，是Verilog描述时序电路的途径之一。
A.正确
B.错误
正确答案：正确

标签：EDA技术与Verilog 时序语句

上一条：Y1 = A^D;Y2 = ；6　A　E | C;这两句语句的执行过程是，在第一条语句“Y1 = A^D;”被执行后，要延时6个时间单位才能执行第二条语句。

下一条：Verilog默认，else与最近的没有else的if相关联。