首页 › 答案 › 标签 › 触发器

触发器

101关于触发器，下列说法错误的是（）。
102可以响应INSERT语句的触发器是（）。
103可以响应CREATETABLE语句的触发器是（）。
104使用触发器可以保护数据库中的数据表不被删除或修改。
105触发器的作用有：（）、（）、（）、（）和（）。
1064级触发器组成的十进制计数器，其无效状态数为（）个
107时序逻辑电路一共有3个状态，那么需要使用（）个触发器来进行设计。
108触发器的各种功能表示方法之间是可以相互转换的
109一个8421BCD码计数器至少需要几个触发器（）
110为产生周期性矩形波，应当选用下列那种器件（）
111单稳态触发器有（）个稳定状态。
112下列能起到定时作用的是（）
113施密特触发器有（）个稳定状态。
114用N个触发器组成的寄存器能够存储一组（）位的二值代码。
115MCS-51的中断允许触发器内容为8AH，CPU将响应的中断请求是（）
116是触发器电路的基本结构形式，（）是构成其他类型触发器的基础。
117当CP由0跳变到1时，JK触发器的状态，当CP由1跳变到0时，将主触发器中保存的状态传送到从触发器中去。
118利用施密特触发器可以实现波形的变换与整形。
119能够存储0、1二进制信息的器件是（）
120触发器具有记忆功能，是存储一位代码最常用的（）单元电路。
121根据逻辑功能的不同，触发器可分为（）、（）及（）等。
122根据触发方式的不同，触发器可分为（）、（）及（）等。
123对于可控RS触发器只有当CP=时，触发器才可以按照输入端R和S的状态变化而变化。
124D触发器是在沿发生触发。
125当D=0时，在时钟脉冲CP的上升沿到来时，使触发器的状态变为0。
126555定时器由一个（）、一个（）、两个（）、三个5kΩ电阻组成的分压器和一个反向缓冲器组成。
127可控RS触发器的RS取什么值时具有保持功能（）
128存在空翻问题的触发器是（）
129六管MOS型存储单元采用的是（）存储信息。
130单稳电路有（）个稳态，（）个暂态；因此，单稳态触发器可以用于产生脉宽固定的矩形脉冲波形。
131RS触发器要求状态由0→1其输入信号为（）。
132下列触发器中，没有约束条件的是（）。
133一个JK触发器有（）种稳态，它可存储（）位二进制数。
1344级触发器组成十进制计数器，其无效状态数为（）。
135边沿JK触发器在CP控制下，具有（）、（）、（）和（）功能。
136JK触发器当J=（），K=（）时可以构成T’触发器。
137下列关于触发器描述不正确的是（）。
138下列（）事件不能激活作用域为当前数据库的DDL触发器。
139下列关于AFTER触发器，说法不正确的是（）。
140针对8.2节电路的设计，以下说法正确的是：
141欲实现模8计数器若采用环形计数器，则需要X个触发器；若采用扭环形计数器，则需要Y个触发器。X、Y分别为（）。
142一个触发器有2个稳定状态，它可以存储1位二进制码，存储8位二进制信息需要（）个触发器。
143欲实现模10计数器，至少需要X个JK触发器；若采用环形计数器，则需要Y个触发器；若采用扭环形计数器，则需要Z个触发器。X、Y、Z分别为（）
144构成一个7进制计数器至少需要3个触发器（）
145与非门构成的基本RS锁存器的输入S=1，R=1，当输入S变为0时，触发器输出将会（）
146与非门构成的基本RS触发器的输入S=0，R=0时，其输出状态为（）。
147时序逻辑电路的基本单元是（）。
148触发器的输出状态是指Q和Q'。
149两个与非门构成的基本RS触发器的功能有置0、置1和翻转。电路中不允许两个输入端同时为低电平，否则将出现逻辑混乱。（）
150二进制计数器就是指计数器在脉冲作用下，按二进制数变化顺序循环经历2的n次方个独立状态，n是指构成计数器的触发器的个数。
151下列触发器中，具有置0、置1、保持、翻转功能的是（）。
152当J=K=1时，JK触发器所具有的功能是（）。
153能够存储0、1二进制信息的器件是（）。
154在时钟信号的作用下，T触发器具备和的逻辑功能。
155在时钟信号和输入信号的作用下，D触发器能够具有和的逻辑功能。
156在时钟信号和输入信号的作用下，JK触发器具有（）、（）、和（）的逻辑功能。
157钟控触发器按照触发信号的工作方式可以分为触发，触发和触发三种。
158带有时钟控制端的触发器也称为同步触发器，其状态的变化不仅取决于信号的变化，还取决于信号的作用。
159按逻辑功能划分，触发器可以分为触发器、触发器、触发器、触发器四种类型。
160触发器有两个输出端，正常工作时两端的状态互补，以端的状态表示触发器的状态。
161把JK触发器改成T触发器的方法是（）。
162至少由（）位触发器构成电路可以实现模为100的二进制计数器。
163对于JK触发器，若K=J，则可完成T触发器的逻辑功能。（）
164某主从型JK触发器，当J=K=“1”时，时钟端的频率f=200Hz，则Q的频率为（）。
165在RD=SD=“1”时，基本RS触发器（）。
166主从型JK触发器，当J，K，RD，SD端都接高电平时，该触发器具有（）功能。
167对于D触发器，输入D=1，CP脉冲作用后，触发器的次态应为（）。
168钟控触发器的电路结构形式、逻辑功能及触发方式三者之间有什么关系？逻辑功能相同的触发器，触发方式是否相同？
169用二进制异步计数器从0做加法，计到十进制数15，则最少需要（）个触发器。
170N个触发器可以构成最大计数长度(进制数)为（）的计数器。
171异步计数器和同步计数器有何不同？
172如果用D触发器构成三位二进制异步减法计数器，第4题中的时钟脉冲CP如何连接？
173一个触发器可记录一位二进制代码，它有（）个稳态。
174简述双稳态触发器与门电路的区别。
175比较由与非门组成的基本RS触发器和由或非门组成的基本RS触发器。
176存储8位二进制信息需要（）个触发器。
177下列各种触发器中，不能组成移位寄存器的触发器有（）。
178集成555定时器电路由（）等组成。
179集成555定时器组成的能将边沿变化缓慢的电压波形整形为边沿陡峭的矩形脉冲。
180集成555定时器只要在外部配上少量的阻容元件，便可方便地构成施密特触发器、单稳态触发器和多谐振荡器。
181触发器的输出有（）个稳定的状态。
182将接受信号之前触发器的输出状态称为（）。
183下降沿触发的JK触发器，当时，且CP下降沿到达后，输出Q=1。
184下降沿触发的D触发器，当时，输出Q=1。
185同步RS触发器的具有由同步信号控制的以下功能。
186D触发器的具有功能。
187边沿JK触发器的具有由时钟信号控制的功能。
188同步RS触发器的触发方式是（）触发。
189触发器具有记忆功能，可用来存储二进制信息等。
190同步计数器各触发器的时钟脉冲输入端应接同一计数脉冲CP。
191用触发器设计一个12进制计数器，所需触发器的数目至少为（）个，它有（）个无效状态。
192三个触发器所构成的二进制计数器，最多有（）种计数状态。
193已知某时序逻辑电路共有9个状态，且这9个状态中没有多余的状态，则至少需要（）个触发器完成该电路的设计。
194当TTL触发器的异步复位端`RD=0、异步置位端`SD=1时，则触发器的输出状态Qn+1应为（）。
195要使同步RS触发器置0，则输入信号R、S应为（）。
196假设JK触发器的初始状态为1，若希望在CP作用下输出状态为0，则J、K的值应分别是（）。
197对于JK触发器，若J=K=1，则可完成（）触发器的逻辑功能。
198要存储6位二进制数，需要（）个触发器。
199用触发器构成模10的同步二进制加法计数器时，至少需要（）个触发器，它有（）个无效状态。
200在同步二进制计数器中，所有触发器的状态改变都与时钟脉冲同步。
‹123…10›