首页 › 答案 › 标签 › 电子线路与数字逻辑

电子线路与数字逻辑

1滞回特性是的基本特性
2某电路的输入波形UI和输出波形UO如下图所示，则该电路有可能是
3石英晶体对称式多谐振荡器的输出脉冲频率取决于
4利用施密特触发器可以把正弦波、三角波等波形变换成矩形波。
5555电路的输入信号可以是数字信号，也可以是模拟信号。
6主从型JK触发器具有计数、保持、置0、置1的功能。
7维持阻塞型D触发器本身只具有置0、置1功能。
8寄存器寄存数码的方式有并行和串行两种，其输出数码的方式也有并行和串行两种。
9计数器是一种
10计数器如图所示，原状态为11，当送入一个C脉冲后的新状态为
11和二进制数（1100110111001）2等值的十六进制数是
12用0、1两个符号对100个信息进行编码，则至少需要
13与逻辑式相等的式子是
14已知某电路的真值表如表所示，该电路的逻辑表达式为
15已知，下列组合中，可以肯定使F=0。
16只要存在竞争现象，输出就有可能出现违背稳态下逻辑关系的尖峰脉冲。
17译码器输入位数增加不会增加输出位数。
18优先编码器可以代替普通编码器，但普通编码器不能代替优先编码器。
19组合逻辑电路中任何时刻的输出仅取决于该时刻的输入。
20组合逻辑电路设计中可以使用中规模集成电路实现。
21对于维持阻塞结构的D触发器，当CP=1期间，输入信号D由1跳转到0，则由于Qn+1=D，输出状态Q也由1跳转到0。
22已知图示电路中各MOSFET管的|VT|=2V，若忽略电阻上的压降，则电路 中的管子处于导通状态。
23求一个逻辑函数的反函数可采用对偶定理。
24对一个逻辑表达式采用公式化简法，得到的最简与或表达式不一定相同。
25一组四位二进制数组成的BCD码能表示十六以内的任何一个十进制数。
26表示任意两位无符号十进制数需要 位二进制数。
27标准或-与式是由 构成的逻辑表达式。
28函数F =AB +BC，使F=1的输入ABC组合为
29在下列各组变量取值中，能使函数F（A，B，C，D）=∑m（0，1，2，4，6，13）的值为1的是（）。
30在四变量卡诺图中有 个小方格是1。
31若将一个异或门（设输入端为A、B）当作反相器使用，则A、B端应 连接。
32下列四种类型的逻辑门中，可以用 实现与、或、非三种基本运算。
33一般而言，同类型的门电路带下一级电路门的个数是不受限的。
34集电极开路门可以实现高电压、大电流驱动。
35三极管作为开关时工作区域是 （）。
36某集成门电路，其低电平输入电流为10mA，高电平输入电流为10μA，最大灌电流为8mA，最大拉电流为400μA，则其扇出系数为N= （）。
37以下电路图是（）
38OC门在使用时须在（）之间接一电阻。
39TTL门电路的灌电流负载发生在输出（）电平情况下。负载电流越大，则门电路输出电压越（）。
40如图示LSTTL门电路，当
41组合逻辑电路中的冒险是由于 引起的。
42在二进制译码器中，若输入有4位代码，则输出有 个信号。
43当二输入与非门输入为 变化时，输出可能有竞争冒险。
44在图中，能实现函数
45组合逻辑电路任何时刻的输出信号，与该时刻的输入信号有关，与以前的输入信号无关。
46多位加法器采用超前进位的目的是简化电路结构。
47用4选1数据选择器实现一个四变量的组合逻辑函数，其答案是不唯一的。
48普通编码器在任何时刻只允许有1路有效信号到达编码器的输入端。
49编码器的特点是允许同时输入多个编码信号，且只对其中优先权最高的信号进行编码。
50当传送十进制数5时，在余3BCD码奇校验码的校验位上值应为1。
51如图所示为由或非门构成的基本SR锁存器，输入S、R的约束条件是 。
52假设JK触发器的现态Qn=0，要求Qn+1=0，则应使 （）。
53如图所示为某计数器的时序图，由此可判定该计数器为 。
54电路如图所示。设电路中各触发器当前状态Q2 Q1 Q0为110，请问时钟CP作用下，触发器下一状态为 。
554位移位寄存器，现态Q0Q1Q2Q3为1100，经左移1位后其次态为（）。
56在设计稳定性和工作频率要求较高的中大规模时序系统时一般采用同步时序电路来设计。
57所有触发器的时钟端并没有完全连接在一起的时序逻辑电路是异步时序逻辑电路。
58若要设计一个能产生序列信号001111011的移位寄存器序列信号发生器，则至少需要4个触发器。
59移位寄存器除了可以寄存代码，还可实现数据的串行－并行转换，但不能用于数值运算和处理。
60单稳态触发器的主要用途是（）。
61自动产生矩形波脉冲信号为（）。
62已知某电路的输入输出波形如图所示，则该电路可能为（）。
63由555定时器构成的电路如图所示，该电路的名称是（）。
64单稳态触发器的两个状态分别是稳态和暂稳态。
65利用多谐振荡器可以实现脉冲延时功能。
66将三角波变换为矩形波，需选用（）。
67滞后性是（）的基本特性。
68当555定时器正常工作情况下，8脚电压为15V，5脚电压为12V，6脚电压为11V，2脚电压为55V，则定时器的3脚输出为（）。
698位D/A转换器当输入数字量只有最低位为1时，输出电压为002V，若输入数字量只有最高位为1时，则输出电压为（）V。
70如图所示R-2R网络型D/A转换器的转换公式为（）。
71DAC的满程电压一定时，数字位位数越高，能够分辨的电压越大。
72权电流DAC通常采用恒压源取代电阻网络。
738位二进制权电阻DAC，其权电阻分别为R、2R、4R、…、256R。
74DAC的转换误差通常用满量程的百分数来表示。
75T型和倒T型（R-2R型）电阻解码网络DAC的优点是只有两种电阻值R和2R，可更好地克服权电阻网络DAC中电阻阻值相差太大的缺点，有利于生产制造。
76权电流DAC通常具有比权电阻网络DAC和倒T形电阻网络DAC更高的转换精度。
77智慧树知到《电子线路与数字逻辑》章节测试答案