首页 › 答案 › 题库 › 远程教育

联大学堂

22801逻辑函数Y（A，，B，，C，，D）=∑m（1，2，4，9，10，11，12）的最简与或式为（）
22802逻辑函数Y＝（A’＋D）（AAC＋BBC’）’＋AABBD’’的Y’’是（）
2280317的8位二进制原码是（）
22804一个同步时序逻辑电路不可用（）三组函数表达式描
22805TTL同或门和CMOS同或门比较，它们的逻辑功能一样吗？（）
22806一位十六进制数可以用（）位二进制数来表
22807已知A=（10.44）10（下标表示进制），下列结果不正确的是（）
22808对于JK触发器，输入J＝0，K＝1，CLK脉冲作用后，触发器的次态应为（）
22809已知Y=A+AB′+A′B，下列结果中正确的是（）
22810有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP作用下，四位数据的移位过程不是（）
22811已知74LS138译码器的输入三个使能端（E1=1，，E2AAA===E2B=0）时，地址码A2A1A0=011，则输出Y77～Y0不是（）
22812已知ABABBAYYYYY，下列结果错误的是（）
22813（1001111）2的等值十进制数是（）
22814随机存取存储器不具有（）功能
22815为了将三角波换为同频率的矩形波，不应选用（）
22816电源电压为+12V的555定时器、组成施密特触发器，控制端开路，则该触发器的回差电压△VT不是（）
22817已知ABABBAYYYYY，下列结果正确的是（）
228188线―3线优先编码器的输入为I0―I77，当优先级别最高的I7有效时，其输出012YYYYY的值不是（）
22819指出下列电路中能够把串行数据变成并行数据的电路应该不是（）
22820已知A=（10.44）10（下标表示进制），下列结果正确的是（）
22821电路如下图（图中为下降沿Jk触发器），触发器当前状态Q33Q22Q1为“011”，请问时钟作用下，触发器下一状态不为（）
22822某计数器的状态转换图如下，，其计数的容量为（）
22823半加器和的输出端与输入端的逻辑关系不是（）
22824只能按地址读出信息，而能写入信息的存储器为（）
22825有一个4位的D/A转换器，设它的满刻度输出电压为10V，当输入数字量为1101时，输出电压为（）
22826TTLL集成电路路74LS1388是３３//８线译码器，译码器为输出低电平有效，若输入为为AA22AA11AA00=1011时，输出不是
22827不属于组合逻辑电路的部件是（）
22828要将方波脉冲的周期扩展10倍，不可采用（）
22829一个8位的倒T形电阻网络D／A转换器，设VREF=5V，RF=R，求d7－－-d0=11111111、11000000、00000001时的输出电压
22830下列几种TTL电路中，输出端可实现线与功能的电路不是（）
22831函数F=AB+BC，使F=1的输入ABC组合不是（）
22832对CMOS与非门电路，其多余输入端不正确的处理方法是（）
22833有符号位二进制数的原码为（11101），则对应的十进制不是（）
22834为了将三角波换为同频率的矩形波，应选用（）
22835一个数据选择器的地址输入端有3个时，最多可以有（）个数据信号输
22836下图中触发器的次态方程Qn+1为（）
22837RS触发器要求状态由00→→1其输入信号为（）
22838三态门输出的三种状态分别为：（）、（）、（）
22839已知74LS138译码器的输入三个使能端（E1=1，，E2AAA===E2B=0）时，地址码A2A1A0=011，则输出出Y77～Y0不是（）
22840全加器
22841有一个4位的D/A转换器，设它的满刻度输出电压为10V，当输入数字量为1101时，输出电压不是（）
22842逻辑函数LL==++A++B++CC+DD==－－－－
22843某电路的输入波形形uuII和输出波形形uuOO如图图3所示，则该电路为（）
22844用4个触发器可以存储（）位二进制数
22845八进制数数（34.22）88的等值二进制数为（）
22846TTLL与非门的多余输入端悬空时，相当于输入（）电平
22847（30.25）100==（（）22==（（）16
22848若将一个正弦波电压信号转换成同一频率的矩形波，应采用（）电路
22849一个个JKK触发器有（）个稳态，它可存储（）位二进制
22850逻辑函数有四种表示方法，它们分别是（真值表）、（逻辑图）、（逻辑表达式）
22851半加器和的输出端与输入端的逻辑关系是（）
22852TTL器件输入脚悬空相当于输入（）
22853十进制数数988的的8421BCDD码为（）842
22854触发器按动作特点可分为基本型、（同步型）、（）
22855逻辑函数）（FEBCDBDAACYYYYY的最简的与或式（）
22856若将一个正弦波电压信号转换成同一频率的矩形波，应采用－－－－-电路
22857一个八位D/A转换器的最小电压增量为0.01V，当输入代码为10010001时，输出电压为（）
22858基本逻辑运算有：（and）、（nott）和（）
22859如果要把一宽脉冲变换为窄脉冲应采用（）
22860目前我们所学的双极型集成电路和单极型集成电路的典型电路分别是（TL）电路和（）电
22861存储容量为8K×8位的ROM存储器，其地址线为（）
22862施密特触发器有（）个稳定状态.，多谐振荡器有（000）个稳
22863有符号位二进制数的原码为（11101），则对应的十进制为（）
22864TTL反相器输入为低电平时其静态输入电流为（）
22865若将一个正弦波电压信号转换成同一频率的矩形波，应采用用（）电
22866一个个JKK触发器有（）个稳态，它可存储储（）位二
22867N个触发器组成的计数器最多可以组成成（）进制的计数
22868计数器按CP脉冲的输入方式可分为（）同步计数器和（）
22869为了将三角波换为同频率的矩形波，应选用（
22870电源电压为+12V的555定时器、组成施密特触发器，控制端开路，则该触发器的回差电压△VT为（）
22871把JK触发器改成T触发器的方法是（）
22872函数F（A，B，C）=AB+BC+AC的最小项表达式为（）
22873数字系统按组成方式可分为为（）、功能综合电路路-两种
22874基本RS触发器的约束条件是（）
22875对于JK触发器，若KJJ，则可完成T触发器的逻辑功能；若KJ，则可完成－－－－-触发器的逻辑
22876不仅考虑两个（）本位（）相加，而且还考虑来自（）相加的运算电路，称为全加器
22877N个触发器可以构成最大计数长度（进制数）为（）的计数器
22878由555定时器构成的三种电路中，（）和（）
22879三态门电路的输出有高电平、低电平和（）3
22880十六路数据选择器的地址输入（选择控制）端有（）
22881将一个包含有32768个基本存储单元的存储电路设计16位为一个字节的ROM。该ROM有（）根地址线，有（）
228828线―3线优先编码器的输入为I0―I77，当优先级别最高的I7有效时，其输出012YYYYY的值是（）
22883随机存取存储器具有（）功能
22884有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP作用下，四位数据的移位过程是（）
22885已知74LS138译码器的输入三个使能端（E1=1，，E2AAA===E2B=0）时，地址码A2A1A0=011，则输出出Y77～Y0是（）
22886TTL与非门多余的输入端应接（）
22887TTL集成JK触发器正常工作时，其dR和dS端应接（）
22888已知某函数DCABDCABFF，该函数的反函数F=（）
22889驱动共阳极七段数码管的译码器的输出电平为（）
22890如果对键盘上108个符号进行二进制编码，则至少要（）
22891TTL输出端为低电平时带拉电流的能力为（）
2289274LS138是3线―8线译码器，译码为输出低电平有效，若输入为A2A1A0=110时，输出出01234567YYYYYYYY应为（
22893两片中规模集成电路10进制计数器串联后，最大计数容量为（）
22894TTL、CMOS门中未使用的输入端均可（）
22895已知某触发的特性表如下（A、B为触发器的输入）其输出信号的逻辑表达式为（）。
22896时序逻辑电路一般由（）和（）
22897串行进位加法器的缺点是（），想速度高时应采用（）加法
22898典型的TTL与非门电路使用的电路为电源电压为（）V，其输出高电平为（）V，输出低电平为（）V，，CMOS电路的电源电压
22899某计数器的状态转换图如下，，其计数的容量为（
22900十进制数（56）10转换为二进制数为（）和十六进制数为（）
‹1…228229230…1750›